CDCE906PW
CDCE906PW
- 描述
- CDCE906 167MHz、LVCMOS、可编程 3-PLL 时钟合成器/倍频器/分频器
- 品牌名称
- TI(德州仪器)
- 商品型号
- CDCE906PW
- 商品编号
- C524263
- 商品封装
- TSSOP-20
- 包装方式
- 管装
- 商品毛重
- 0.538克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 时钟发生器/频率合成器/PLL | |
| 最大输出频率 | 167MHz | |
| 工作电压 | 3V~3.6V |
| 属性 | 参数值 | |
|---|---|---|
| 输出通道数 | 6 | |
| 工作温度 | 0℃~+70℃ |
商品概述
CDCE906是目前市面上体积最小且功能强大的PLL合成器/倍频器/分频器之一。尽管其外形小巧,但CDCE906具有很高的灵活性。它能够根据给定的输入频率产生几乎独立的输出频率。 输入频率可以来自LVCMOS、差分输入时钟或单个晶体。可通过SMBus数据接口控制器选择合适的输入波形。 为了实现独立的输出频率,每个PLL的参考分频器M和反馈分频器N可以设置为不同的值,M分频器的取值范围为1至511,N分频器的取值范围为1至4095。PLL - VCO(压控振荡器)的频率随后被路由到自由可编程的输出切换矩阵,可连接到六个输出端中的任意一个。切换矩阵包括一个额外的7位后置分频器(1至127),并且每个输出都有反相逻辑。 深度M/N分频比允许从任何参考输入频率(例如27 MHz)生成零ppm时钟。 CDCE906包含三个PLL,其中一个支持SSC(扩频时钟)。PLL1、PLL2和PLL3设计用于高达167 MHz的频率,并针对具有宽分频因子的零ppm应用进行了优化。 PLL2还支持中心扩频和向下扩频时钟(SSC)。这是一种降低电磁干扰的常用技术。此外,压摆率可控(SRC)输出边沿可将EMI噪声降至最低。 根据PLL频率和分频器设置,内部环路滤波器组件将自动调整,以实现PLL的高稳定性和优化的抖动传输特性。 该器件支持非易失性EEPROM编程,便于定制应用。它预先编程了工厂默认配置,可在安装到PCB之前重新编程为不同的应用配置,也可通过系统内编程进行重新编程。不同的器件设置可通过串行SMBus接口进行编程。 两个自由可编程输入S0和S1可用于为每个应用控制最苛刻的逻辑控制设置(输出禁用为低电平、输出三态、掉电、PLL旁路等)。 CDCE906有三个电源引脚:VCC、VCCOUT1和VCCOUT2。VCC是器件的电源,工作于单一3.3 V电源电压。VCCOUT1和VCCOUT2是输出的电源引脚。VCCOUT1为输出Y0和Y1供电,VCCOUT2为输出Y2、Y3、Y4和Y5供电。两个输出电源的电压范围为2.3 V至3.6 V。当输出电压低于3.3 V时,输出驱动电流受限。 CDCE906的工作温度范围为0℃至70℃。
商品特性
- 高性能3:6基于PLL的时钟合成器/倍频器/分频器 用户可编程PLL频率 无需施加高编程电压即可进行EEPROM编程 可通过SMBus数据接口轻松进行在线编程
- 宽PLL分频比,允许0 ppm输出时钟误差 可从多个采样频率(fS = 16、22.05、24、32、44.1、48、96 kHz)生成精确的视频(27 MHz或54 MHz)和音频系统时钟 时钟输入可接受晶体、单端LVCMOS或差分输入信号 可接受8 MHz至54 MHz的晶体频率 可接受高达167 MHz的LVCMOS或差分输入频率 两个可编程控制输入[S0/S1, A0/A1],用于用户定义的控制信号 六个LVCMOS输出,输出频率高达167 MHz LVCMOS输出可编程为互补信号 可通过可编程输出切换矩阵[6x6]自由选择输出频率,每个输出包含7位后置分频器
- 集成PLL环路滤波器组件
- 低周期抖动(典型值60 ps)
- 具备扩频时钟(SSC)功能,可降低系统EMI 可编程中心扩频SSC调制(±0.1%、±0.25%和±0.4%),平均相位等于未调制频率的相位
- 可编程向下扩频SSC调制(1%、1.5%、2%和5%)
- 可编程输出压摆率控制(SRC),可降低系统EMI
- 3.3 V器件电源 商业温度范围0℃至70℃
- 开发和编程套件,便于PLL设计和编程(TI Pro - Clock)
- 采用20引脚TSSOP封装
优惠活动
购买数量
(70个/管,最小起订量 1 个)总价金额:
¥ 0.00近期成交0单
