CDCE706PWR

CDCE706是一款PLL时钟合成器/乘法器/分频器，体积小巧，灵活性高，可从给定输入频率生成独立输出频率。输入频率可来自LVCMOS、差分输入时钟或单个晶体，可通过SMBus数据接口控制器选择合适的输入波形。每个PLL的参考分频器M可设置为1至511，反馈分频器N可设置为1至4095，PLL压控振荡器频率可通过可编程输出开关矩阵传输到六个输出中的任意一个，开关矩阵为每个输出额外配置一个7位后分频器（范围1至127）和反相逻辑。深M/N分频比可从任意参考输入频率生成零ppm时钟。器件包含三个PLL，均支持最高300MHz的工作频率，针对宽分频因子的零ppm应用优化；其中一个PLL支持扩频时钟（SSC），PLL2还支持中心扩频和下扩频时钟，可降低电磁干扰，可编程压摆率控制（SRC）输出边沿可进一步减小EMI噪声。基于PLL频率和分频设置，内部环路滤波器组件可自动调整，实现高稳定性和优化的PLL抖动传输特性。器件支持非易失性EEPROM编程，便于定制应用，出厂预设有默认配置，可在安装前或系统内重新编程为不同应用配置，通过串行SMBus接口完成设置编程。两个可自由编程输入S0和S1，可用于控制多种逻辑设置，包括输出禁用至低电平、输出三态、掉电、PLL旁路等。器件设有三个电源引脚，VCC为器件核心电源，采用单3.3V电源供电；VCCCOUT1为输出Y0、Y1供电，VCCCOUT2为输出Y2、Y3、Y4、Y5供电，两个输出电源的电压范围为2.3V至3.6V，输出电压低于3.3V时输出驱动电流受限。器件内置有限的ESD保护，存储操作时需防止MOS栅极静电损坏，工作温度范围为-40℃至85℃。

• 3路PLL架构的时钟合成器/乘法器/分频器
• 支持用户可编程PLL频率
• EEPROM编程无需施加高编程电压
• 可通过SMBus数据接口实现便捷的电路内编程
• 宽PLL分频比可实现0ppm输出时钟误差
• 支持多种输入类型，可接受晶体、单端LVCMOS或差分输入信号
• 支持晶体频率范围8MHz~54MHz
• 支持LVCMOS或差分输入频率最高达200MHz
• 提供两个可编程控制输入，可适配用户自定义控制信号
• 提供六个LVCMOS输出，输出频率最高达300MHz
• LVCMOS输出可编程为互补信号
• 可通过可编程输出开关矩阵自由选择输出频率，每个输出配置7位后分频器
• 集成PLL环路滤波器组件
• 周期抖动低，典型值为60ps
• 支持扩频时钟（SSC），可降低系统电磁干扰
• 支持可编程输出压摆率控制（SRC），可降低系统电磁干扰
• 核心电源电压为3.3V
• 输出电源电压范围2.3V~3.6V
• 工作温度范围-40℃~85℃
• 采用20引脚TSSOP封装
• 配套开发编程工具，方便PLL设计与编程

• 需要零ppm输出误差时钟的应用
• 需要降低系统电磁干扰的电子系统应用
• 需要定制输出频率配置的时钟应用