AD9528BCPZ-REEL7

AD9528是一款两级PLL，集成JESD204B SYSREF发生器，用于多设备同步。第一级锁相环（PLL）（PLL1）通过降低系统时钟上的抖动来提供输入参考调理。第二级PLL（PLL2）提供高频时钟，这些时钟能实现低积分抖动以及来自时钟输出驱动器的低宽带噪声。外部压控晶体振荡器（VCXO）为PLL2提供所需的低噪声参考，以满足实现可接受性能所需的严格相位噪声和抖动要求。片上压控振荡器（VCO）的调谐范围为3.450 GHz至4.025 GHz。集成的SYSREF发生器输出与PLL1和PLL2输出同步的单脉冲、N脉冲或连续信号，以对多个设备进行时间对齐。 AD9528可生成六个输出（输出0至输出3、输出12和输出13），最大频率为1.25 GHz，以及八个输出，最大频率可达1 GHz。每个输出可配置为直接从PLL1、PLL2或内部SYSREF发生器输出。14个输出通道中的每一个都包含一个带有粗数字相位调整的分频器和一个模拟精细相位延迟模块，可在所有14个输出之间实现完全灵活的时序对齐。AD9528还可用作双输入灵活缓冲器，以分配14个设备时钟和/或SYSREF信号。上电时，AD9528将VCXO信号直接发送到输出12和输出13，作为上电就绪时钟。

• 14个输出可配置为HSTL或LVDS
• 最大输出频率：6个输出高达1.25 GHz，8个输出高达1 GHz
• 取决于压控晶体振荡器（VCXO）频率精度（启动频率精度：<±100 ppm）
• 每个输出上都有专用的8位分频器 粗延迟：在射频VCO分频器输出频率的1/2周期内有63级，且无抖动影响 精细延迟：15级，分辨率为31 ps
• 典型输出到输出的偏斜：20 ps
• 针对奇数分频器设置的占空比校正
• 输出12和输出13，上电时为VCXO输出
• 绝对输出抖动：在122.88 MHz、12 kHz至20 MHz积分范围内<160 fs
• 数字频率锁定检测
• 兼容SPI和I2C的串行控制端口
• 双PLL架构 PLL1 通过外部VCXO提供参考输入时钟净化 鉴相器速率高达110 MHz 冗余参考输入 自动和手动参考切换模式 恢复和非恢复切换 带保持模式的参考丢失检测 用于射频/中频（RF/IF）合成器的VCXO的低噪声LVDS/HSTL输出 PLL2 鉴相器速率高达275 MHz 集成低噪声VCO

• 高性能无线收发器
• LTE和多载波GSM基站
• 无线和宽带基础设施
• 医疗仪器
• 为高速ADC、DAC、DDS、DDC、DUC、MxFE提供时钟；支持JESD204B
• 低抖动、低相位噪声时钟分配
• 自动测试设备（ATE）和高性能仪器