CY7C1338G-100AXCKJ

CY7C1338G是一款128K×32的同步缓存RAM，设计用于以最少的胶合逻辑与高速微处理器接口。时钟上升沿的最大访问延迟为8.0 ns（100-MHz版本）。一个2位片上计数器捕获突发中的第一个地址，并自动递增地址以进行其余的突发访问。所有同步输入由正边沿触发的时钟输入（CLK）控制的寄存器选通。同步输入包括所有地址、所有数据输入、地址流水线芯片使能（CE1上划线）、深度扩展芯片使能（CE2上划线和CE3上划线）、突发控制输入（ADSC、ADSP和ADV）、写使能（BW[A:D]上划线和BWE）以及全局写（GW）。异步输入包括输出使能（OE）和ZZ引脚。CY7C1338G允许通过MODE输入引脚选择交错或线性突发序列。高电平选择交错突发序列，低电平选择线性突发序列。突发访问可以通过处理器地址选通（ADSP）或缓存控制器地址选通（ADSC）输入启动。地址推进由地址推进（ADV）输入控制。CY7C1338G使用+3.3 V核心电源供电，而所有输出可以使用+2.5或+3.3 V电源供电。所有输入和输出均与JEDEC标准JESD8 - 5兼容。

• 128K × 32 通用输入/输出
• 3.3 V 核心电源供应 (VDD)
• 2.5 V 或 3.3 V 输入/输出电源供应 (V_DDQ)
• 快速时钟到输出时间
• 8.0 ns (100-MHz 版本)
• 提供高性能的 2-1-1-1 访问速率
• 用户可选的突发计数器，支持交错或线性突发序列
• 独立的处理器和控制器地址选通
• 同步自定时写入
• 异步输出使能
• 提供无铅 100 引脚 TQFP 封装
• “ZZ” 睡眠模式选项