NCH-RSL10-101S51-ACG

RSL10系统级封装（RSL10 SIP）是一个完整的解决方案，为将业界功耗最低的蓝牙低功耗技术集成到无线应用中提供了最简单的方法。 RSL10 SIP在单个封装中集成了板载天线、RSL10无线电片上系统（SoC）以及所有必要的无源元件，有助于减小整个系统的尺寸。它已完全符合FCC、CE和其他监管标准；RSL10 SIP无需额外考虑天线设计或进行射频认证。

• 全面认证：
  • 蓝牙5
  • QDID
  • 声明ID
  • FCC、CE、IC、MIC、KCC
• 业界最低功耗：
  • 峰值接收电流 = 5.6 mA（1.25 V电池电压）
  • 峰值接收电流 = 3.0 mA（3 V电池电压）
  • 峰值发射电流（0 dBm）= 8.9 mA（1.25 V电池电压）
  • 峰值发射电流（0 dBm）= 4.6 mA（3 V电池电压）
• 深度睡眠电流消耗（1.25 V电池电压）：
  • 深度睡眠，IO唤醒：50 nA
  • 深度睡眠，8 kB RAM保留：300 nA
• 电流消耗（3 V电池电压）：
  • 深度睡眠，IO唤醒：25 nA
  • 深度睡眠，8 kB RAM保留：100 nA
• EEMBC ULPMark核心配置文件（3 V）：1090
• EEMBC ULPMark核心配置文件（2.1 V）：1360
• 先进的无线功能：
  • 支持蓝牙5特性：LE 2 - Mbit PHY（高速），以及向后兼容和支持早期蓝牙低功耗规范
  • 支持FOTA（空中固件）更新
  • 接收灵敏度（蓝牙低功耗模式，1 Mbps）：−93 dB
  • 发射功率： - 17至0 dBm
  • 传输距离可达100米
• Arm Cortex - M3处理器：用于实时应用的32位内核，专为为广泛的低功耗应用实现高性能、低成本平台而开发。
• LPDSP32：32位双哈佛DSP内核，有效支持密集信号处理应用。通过RSL10开发工具中包含的库，客户可以使用各种编解码器。
• 射频前端：基于2.4 GHz射频收发器，RFFE实现蓝牙低功耗技术标准的物理层以及其他专有或自定义协议。
• 协议基带硬件：通过蓝牙5认证，支持2 Mbps射频链路和自定义协议选项。RSL10基带栈由支持结构补充，可实现安森美半导体和客户设计的自定义协议。
• 高度集成的SoC：双核架构辅以高效电源管理单元、振荡器、闪存和RAM存储器、DMA控制器以及全套外设和接口。
• 深度睡眠模式：无需操作时，RSL10可进入深度睡眠模式。有多种深度睡眠模式配置可供选择，包括：
  • “IO唤醒”配置。深度睡眠模式下的功耗为50 nA（1.25 V电池电压）。
  • 嵌入式32 kHz振荡器在定时器或外部引脚中断下运行。总电流消耗为90 nA（1.25 V电池电压）。
  • 上述配置并保留8 kB RAM数据。总电流消耗为300 nA（1.25 V电池电压）。
  • 睡眠模式下，DC - DC转换器可根据电池电压在降压模式或LDO模式下使用。
• 待机模式：可用于降低非工作周期操作的平均功耗，典型范围从几毫秒到几百毫秒。待机模式下典型芯片功耗为30 μA。
• 多协议支持：利用LPDSP32、Arm Cortex - M3处理器和射频前端提供的灵活性，支持专有协议和其他自定义协议。
• 灵活的电源电压：RSL10集成了高效电源稳压器，电池电压范围为1.1至3.3 V。
• 高度可配置的接口：UART、两个SPI接口、PCM接口、多个GPIO。还支持数字麦克风接口（DMIC）和输出驱动器（OD）。
• 灵活的时钟方案：RSL10在收发射频信号时，必须由射频前端的48 MHz晶体/锁相环提供时钟。不收发射频信号时，可由48 MHz晶体、内部RC振荡器、32 kHz振荡器或外部时钟供电。深度睡眠模式下也可使用32 kHz低频RTC时钟。其时钟源可以是内部晶体、RC振荡器或数字输入引脚。
• 多样化的内存架构：有76 kB的SRAM程序内存（其中4 kB是包含芯片启动程序的PROM，用户无法使用）和88 kB的SRAM数据内存。共有384 kB的闪存可用于存储蓝牙协议栈和其他应用程序。Arm Cortex - M3处理器可从SRAM和/或闪存执行程序。
• 安全性：AES128加密硬件模块，用于自定义安全算法和代码保护，具备经过认证的调试端口访问（JTAG“锁定”）
• 超低功耗应用示例：
  • 低占空比广播：在3 V电池电压、启用DC - DC转换器的情况下，以5秒间隔在所有三个通道上广播时，IDD为1.1 μA。
• 符合RoHS标准的器件