TLC2552IDGK

TLC2551、TLC2552和TLC2555是一系列高性能、12位、低功耗、微型CMOS模数转换器（ADC）。TLC255x系列采用5V电源供电。这些器件提供单通道、双通道或单伪差分输入选项。每个器件都有片选（CS）、串行时钟（SCLK）和串行数据输出（SDO），可与大多数流行的主微处理器的串行端口直接实现三线接口（SPI接口）。当与TMS320 DSP接口时，帧同步信号（FS）可用于指示所有器件在CS上或TLC2551在FS上的串行数据帧的开始。 TLC2551、TLC2552和TLC2555设计为具有极低的功耗。自动掉电模式进一步增强了节能特性。该产品系列的特点是与现代主处理器之间具备高速串行链路，SCLK最高可达20 MHz。最大SCLK频率取决于工作模式。TLC255x系列使用SCLK作为转换时钟，可实现同步操作，在20 MHz的SCLK下，最小转换时间为1.5 μs。 TLC2551、TLC2552和TLC2555是采用电荷再分配DAC的逐次逼近（SAR）型ADC。采样电容在采样期间在AIN上采集信号。当转换过程开始时，SAR控制逻辑和电荷再分配DAC用于从采样电容中添加和减去固定量的电荷，以使比较器达到平衡状态。当比较器达到平衡时，转换完成并生成ADC输出代码。 输出数据格式为二进制（单极性直接二进制）。 零刻度代码 = 000h，Vcode = 地；满刻度代码 = FFFh，Vcode = VREF – 1 LSB TLC2555工作在伪差分模式。反相输入在引脚5上可用。其最大输入纹波为±0.2 V。这通常用于抑制地噪声。 每个周期可以由CS、FS或两者的组合启动。内部状态机需要一个SCLK的高到低转换来确定这些控制信号的状态，以便内部模块可以在活动周期中上电。使用SPI模式时需要特别注意。确保每当CS（引脚1）为高电平时至少有一个SCLK，以保证正常工作。 通过CS进行控制（CS下降沿时FS = 1） —— CS的下降沿是周期的开始。在CS变为低电平后的第一个SCLK下降沿可以读取最高有效位（MSB）。输出数据在SCLK的上升沿发生变化。这通常用于带有SPI接口的微控制器，不过也可用于DSP。微控制器的SPI接口可以编程为CPOL = 0（串行时钟参考地）和CPHA = 1（数据在串行时钟的下降沿有效）。每当CS变为高电平时，SCLK至少需要有一个下降沿转换。通过FS进行控制 —— 在FS上升沿之后呈现MSB。FS的下降沿启动周期。在FS变为低电平后的第一个SCLK下降沿可以读取MSB。当ADC是DSP串行端口上的唯一设备时，这是典型的配置。 通过CS和FS进行控制 —— 在CS下降沿之后呈现MSB。FS的下降沿启动采样周期。在FS变为低电平后的第一个SCLK下降沿可以读取MSB。输出数据在SCLK的上升沿发生变化。这种通过CS和FS的控制方式通常用于连接到TMS320 DSP的多个设备。 TLC2552和TLC2555的所有控制都通过CS实现。周期由来自SPI微控制器的CS信号或来自TMS320 DSP的FS信号的下降沿启动。时序与仅通过CS控制的TLC2551类似。 TLC2552使用CS来复位模拟输入多路复用器（MUX）。一个短的有效CS周期（4至7个SCLK）将MUX复位到AIN0。当CS周期时间超过7个SCLK时，如在完整的转换周期中（CS在16个SCLK加上最大转换时间内为低电平），MUX切换到下一个通道。 转换器的采样时间为12个SCLK，从转换器接收到CS的高到低转换（或TLC2551接收到FS的高到低转换）后的第5个SCLK开始。 TLC2551、TLC2552和TLC2555按以下方式完成转换。转换在第16个SCLK下降沿之后开始。

• 最大吞吐量：175/360 KSPS
• 积分非线性/微分非线性：最大±1 LSB，信纳比：72 dB，无杂散动态范围：85 dB，fi = 20 kHz
• 与SPI/DSP兼容的串行接口
• 单5V电源
• 具有500 kHz带宽的轨到轨模拟输入
• 三种可选型号：TLC2551：单通道输入；TLC2552：带自动扫描的双通道；TLC2555：带伪差分输入的单通道
• 具有自动掉电功能的低功耗
• 工作电流：3.5 mA；自动掉电电流：8 μA
• 小型8引脚MSOP和SOIC封装