我的订单购物车(0)联系客服帮助中心供应商合作嘉立创产业服务群
领券中心备货找料立推专区爆款推荐TI订货PLUS会员BOM配单PCB/SMT工业品面板定制
EPM570F256C5N实物图
  • EPM570F256C5N商品缩略图
  • EPM570F256C5N商品缩略图
  • EPM570F256C5N商品缩略图

温馨提醒:图片仅供参考,商品以实物为准

EPM570F256C5N

EPM570F256C5N

SMT扩展库SMT补贴嘉立创PCB免费打样
描述
MAX II系列即时启动、非易失性CPLD基于0.18微米、6层金属闪存工艺,逻辑单元(LE)密度从240到2210(等效宏单元从128到2210),并具有8Kbits的非易失性存储。与其它CPLD架构相比,MAX II器件提供了高I/O数量、快速性能和可靠的适配。具备MultiVolt核心、用户闪存(UFM)块和增强型在系统编程(ISP),MAX II器件旨在降低成本和功耗,同时为总线桥接、I/O扩展、上电复位(POR)和时序控制以及设备配置控制等应用提供可编程解决方案。MAX II CPLD具有以下特点:- 低成本、低功耗CPLD- 即时启动、非易失性架构- 待机电流低至29微安- 提供快速传播延迟和时钟到输出时间- 提供四个全局时钟,每个逻辑阵列块(LAB)有两个可用时钟- 高达8Kbits的UFM块用于非易失性存储- MultiVolt核心允许外部供电电压为3.3V/2.5V或1.8V- MultiVolt I/O接口支持3.3V、2.5V、1.8V和1.5V逻辑电平- 包括可编程转换率、驱动强度、总线保持和可编程上拉电阻的总线友好架构- 施密特触发器实现噪声容限输入(每引脚可编程)I/O完全符合外设部件互连特别兴趣小组(PCI SIG) PCI局部总线规范第2.2版,适用于66MHz下的3.3V操作- 支持热插拔- 内置联合测试行动组(JTAG)边界扫描测试(BST)电路,符合IEEE Std. 1149.1-1990标准;ISP电路符合IEEE Std. 1532标准
品牌名称
Intel/Altera
商品型号
EPM570F256C5N
商品编号
C10048
商品封装
FBGA-256​
包装方式
托盘
商品毛重
1.2克(g)

商品参数

暂无内容图标

参数完善中

商品概述

MAX II系列即时启动、非易失性CPLD基于0.18微米、6层金属闪存工艺,逻辑单元(LE)密度从240到2210(等效宏单元从128到2210),并具有8Kbits的非易失性存储。与其它CPLD架构相比,MAX II器件提供了高I/O数量、快速性能和可靠的适配。具备MultiVolt核心、用户闪存(UFM)块和增强型在系统编程(ISP),MAX II器件旨在降低成本和功耗,同时为总线桥接、I/O扩展、上电复位(POR)和时序控制以及设备配置控制等应用提供可编程解决方案。

MAX II CPLD具有以下特点:

  • 低成本、低功耗CPLD
  • 即时启动、非易失性架构
  • 待机电流低至29微安
  • 提供快速传播延迟和时钟到输出时间
  • 提供四个全局时钟,每个逻辑阵列块(LAB)有两个可用时钟
  • 高达8Kbits的UFM块用于非易失性存储
  • MultiVolt核心允许外部供电电压为3.3V/2.5V或1.8V
  • MultiVolt I/O接口支持3.3V、2.5V、1.8V和1.5V逻辑电平
  • 包括可编程转换率、驱动强度、总线保持和可编程上拉电阻的总线友好架构
  • 施密特触发器实现噪声容限输入(每引脚可编程)I/O完全符合外设部件互连特别兴趣小组(PCI SIG) PCI局部总线规范第2.2版,适用于66MHz下的3.3V操作
  • 支持热插拔
  • 内置联合测试行动组(JTAG)边界扫描测试(BST)电路,符合IEEE Std. 1149.1-1990标准;ISP电路符合IEEE Std. 1532标准

应用领域

  • 总线桥接
  • 输入输出扩展
  • 上电复位(POR)和序列控制
  • 设备配置控制

数据手册PDF

优惠活动

购买数量

(60个/托盘,最小起订量 1 个)
起订量:1 个60个/托盘

总价金额:

0.00

近期成交1