CY7C1525JV18-250BZCES

SMT扩展库PCB免费打样

私有库下单最高享92折

品牌名称: Infineon/CYPRESS(赛普拉斯)
商品型号: CY7C1525JV18-250BZCES
商品编号: C2955032
商品封装: FBGA-165(15x17)
包装方式: 管装
商品毛重: 1克(g)

商品参数

商品概述

CY7C1525JV18、CY7C1512JV18和CY7C1514JV18是1.8V同步流水线SRAM，配备QDR II架构。QDR II架构由两个独立的端口组成：读取端口和写入端口，用于访问存储器阵列。读取端口具有专用数据输出以支持读取操作，写入端口具有专用数据输入以支持写入操作。QDR II架构具有独立的数据输入和数据输出，消除了常见I/O设备中存在的总线转向需求。每个端口的访问通过公共地址总线进行。读取和写入地址的地址在输入（K）时钟的交替上升沿锁存。QDR II读取和写入端口的访问完全相互独立。为了最大化数据吞吐量，读取和写入端口都配备了DDR接口。每个地址位置与两个9位字（CY7C1525JV18）、18位字（CY7C1512JV18）或36位字（CY7C1514JV18）相关联，这些字顺序突发进入或离开设备。因为数据在输入时钟（K和K以及C和C）的每个上升沿传输进出设备，存储器带宽最大化，同时通过消除总线转向简化系统设计。

商品特性

独立独立的读取和写入数据端口
支持并发事务
267 MHz时钟，用于高带宽
所有访问上的2字突发
读取和写入端口上的双数据速率（DDR）接口（数据在267 MHz下以534 MHz传输）
两个输入时钟（K和K）用于精确的DDR定时
SRAM仅使用上升沿
两个输出数据输入时钟（C和C）以最小化时钟偏斜和飞行时间不匹配
回声时钟（CQ和CQ）简化高速系统中的数据捕获
单复用地址输入总线锁存读取和写入端口的地址输入
独立的端口选择用于深度扩展
同步内部自定时写入
当延迟锁定环（DLL）启用时，QDR II以1.5周期读取延迟运行
在DLL关闭模式下，像QDR I设备一样以1周期读取延迟运行
提供x9、x18和x36配置
完全数据一致性，提供最新数据
核心VDD = 1.8 V (±0.1 V)；I/O VDDQ = 1.4 V至VDD
提供165球FBGA封装（15 x 17 x 1.4 mm）
提供无铅和非无铅封装
可变驱动HSTL输出缓冲器
JTAG 1149.1兼容测试访问端口
延迟锁定环（DLL）用于准确的数据放置

数据手册PDF

放大查看下载PDF

	属性	参数值
	商品目录	静态随机存取存储器(SRAM)
	接口类型	并口(Parallel)
	存储容量	72Mbit
	工作电压	1.7V~1.9V

	属性	参数值
	工作温度	0℃~+70℃
	工作电流	1.255A
	待机电流	365mA
	功能特性	边界扫描(JTAG)功能；内置延迟锁定环