CY7C373-100JC

CY7C372 是一款采用闪存可擦除技术的可编程逻辑器件，属于高密度、高速 FLASH370 系列产品。该器件旨在将易用性和高性能从 22V10 架构延伸至高密度 PLD。其 64 个宏单元分布于四个逻辑块中，每个逻辑块包含 16 个宏单元、一个 72×86 乘积项阵列以及一个智能乘积项分配器。FLASH370 架构中的逻辑块通过一个极快速且可预测的布线资源——可编程互连矩阵进行连接。PIM 为互连带来了灵活性、可布线性、速度以及均匀的延迟。该器件拥有丰富的 I/O 资源，每两个宏单元共享一个关联的 I/O 引脚，共计 32 个 I/O 引脚，此外还有四个专用输入和两个输入时钟引脚。其时序模型非常简洁，不存在诸如扇出效应、互连延迟或扩展器延迟等隐藏的速度延迟。无论使用多少资源或应用于何种类型，其时序参数均保持不变。每个逻辑块中的乘积项阵列从 PIM 接收 36 个输入，并输出 86 个乘积项至分配器。乘积项分配器是一种动态、可配置的资源，可将乘积项分配给需要它们的宏单元，支持 0 到 16 个乘积项的分配以及多个宏单元间的共享。半数宏单元具有独立的关联 I/O 引脚，每个 I/O 引脚由两个宏单元共享。宏单元输入来自分配器的 0 到 16 个乘积项之和，包含一个可旁路的寄存器、极性控制以及两个用于触发寄存器的全局时钟。I/O 宏单元还具有一个独立的反馈路径至 PIM，以便在 I/O 引脚用作输入时，寄存器可被“埋入”。埋入式宏单元与 I/O 宏单元非常相似，但增加了输入寄存器功能，可配置为组合逻辑、D 触发器、T 触发器或锁存器。所有埋入式宏单元的输出均直接发送至 PIM。可编程互连矩阵连接器件的四个逻辑块与输入以及彼此之间，所有输入均通过 PIM，且信号穿越 PIM 不会产生速度损失。开发工具支持基于 IEEE 标准 VHDL 语言的 Warp2 和 Warp3 软件包，以及第三方供应商的解决方案。

• 四个逻辑块中包含 64 个宏单元
• 32 个 I/O 引脚
• 6 个专用输入，包括 2 个时钟引脚
• 无隐藏延迟
• 高速性能：传播延迟 t_PD = 12 ns，建立时间 t_S = 9 ns，时钟至输出延迟 t_CO = 9 ns
• 采用电可擦除闪存技术
• 提供 44 引脚 PLCC、CLCC 和 LCC 封装
• 引脚与 CY7C371 兼容