- 引脚图
- 焊盘图
温馨提醒：图片仅供参考，商品以实物为准
CY39100V676B-125MBC
CY39100V676B-125MBC
- 商品型号
- CY39100V676B-125MBC
- 商品编号
- C2956801
- 商品封装
- LBGA-676
- 包装方式
- 管装
- 商品毛重
- 1克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 可编程逻辑器件(CPLD/FPGA) | |
| 类型 | 其它PLD |
| 属性 | 参数值 | |
|---|---|---|
| 逻辑阵列块数量 | 192 | |
| 工作温度 | 0℃~+70℃ |
商品概述
Delta39K系列基于0.18微米、六层金属CMOS逻辑工艺，提供了广泛的高密度解决方案，并具备卓越的系统性能。该系列旨在将CPLD的高速度、可预测时序和易用性与FPGA的高密度和低功耗特性相结合。其器件范围涵盖30，000至200，000可用门，规模达到先前可用CPLD的十倍。即使在如此高的密度下，Delta39K系列的速度也足以实现完全可综合的64位、66-MHz PCI核心。该架构基于通过水平和垂直路由通道连接的逻辑块集群。每个逻辑块集群包含八个独立的逻辑块和两个集群存储器块。与每个逻辑块集群相邻的是一个通道存储器块，可直接从I/O引脚访问。这两种类型的存储器块都具有高度可配置性，并可在宽度和深度上进行级联。Delta39K系列的所有成员都具备赛普拉斯备受赞誉的在系统可重编程功能，这简化了设计和制造流程，从而降低了成本。该功能提供了在不导致引脚分配或时序变化的情况下重新配置器件的能力。赛普拉斯的在系统可重编程功能通过符合JTAG标准的串行接口实现。数据通过TDI和TDO引脚分别移入和移出。卓越的可布线性、简单的时序模型以及在系统可重编程功能使用户能够在固定引脚分配并保持系统性能的同时，修改现有的逻辑设计。整个系列具备用于在系统可重编程和边界扫描的JTAG接口，并与PCI本地总线规范兼容，满足电气和时序要求。Delta39K系列还在每个I/O引脚上具备用户可编程的总线保持和压摆率控制功能。所有Delta39KV器件都具备片内稳压器，该稳压器接受施加在VCC电源引脚上的3.3V或2.5V电压，并将其降至内部核心工作的1.8V电压。借助Delta39K的AnyVolt技术，I/O引脚可连接至1.8V、2.5V或3.3V。无论VCCIO或VCC设置如何，所有Delta39K器件均兼容3.3V。
商品特性
- 高密度：30K至200K可用门，512至3072个宏单元，136至428个最大I/O引脚，十二个专用输入（包括四个时钟引脚、四个全局I/O控制信号引脚和四个用于边界扫描与可重配置性的JTAG接口引脚）。
- 嵌入式存储器：80K至480K位嵌入式SRAM。
- 高速：233-MHz系统内操作。
- AnyVolt接口：支持3.3V、2.5V、1.8V和1.5V I/O能力。
- 低功耗运行：0.18微米六层金属基于SRAM的逻辑工艺；乘积项阵列采用全CMOS实现；待机电流低至5mA。
- 简单的时序模型：使用完整的16个乘积项/宏单元无性能损失；单乘积项引导或共享无延迟。
- 灵活的时钟：Spread Aware PLL驱动所有四个时钟网络；允许0.6%扩展频谱输入时钟；提供多种倍频、分频和相移选项；每个器件有四个同步时钟网络；本地生成的乘积项时钟；每个寄存器处的时钟极性控制。
- 用于快速高效算术运算的进位链逻辑。
- 支持多种I/O标准：LVCMOS、LVTTL、3.3V PCI、SSTL2、SSTL3、HSTL和GTL+。
- 与NOBL、ZBT和QDR SRAM兼容。
- 每个I/O引脚上的可编程压摆率控制。
- 每个I/O引脚上的用户可编程总线保持能力。
- 完全符合3.3V PCI规范。
- 支持CompactPCI热插拔。
- 多种封装/引脚排列选择：208至676引脚，提供PQFP、BGA和FBGA封装；简化跨密度的设计迁移；BGA和FBGA封装中的自启动解决方案；提供无铅封装。
- 在系统可重编程：符合JTAG标准的板上编程；设计更改不会导致引脚分配变化。
- IEEE1149.1 JTAG边界扫描。
- 开发软件Warp：支持IEEE 1076/1164 VHDL或IEEE 1364 Verilog上下文敏感编辑；Active-HDL FSM图形化有限状态机编辑器；Active-HDL SIM综合后时序仿真器；用于详细设计分析的架构资源管理器；用于关键路径分析的静态时序分析器；支持Windows 95/98/2000/XP和Windows NT；支持所有赛普拉斯可编程逻辑产品。