CG7C323B-A15JC

赛普拉斯可编程逻辑器件是高速电可编程逻辑器件。这些器件采用乘积和结构，使用户能够为独特需求编程自定义逻辑功能。在未编程状态下，通过与门通过可擦除可编程只读存储器单元连接到每个输入的真值和补码。通过选择性编程可擦除可编程只读存储器单元，与门可以连接到真值或补码，或与两者断开连接。赛普拉斯可编程逻辑器件采用先进的0.8微米互补金属氧化物半导体技术和成熟的可擦除可编程只读存储器单元作为可编程元件。这种技术以及能够编程和擦除每个单元的优势增强了电路的可靠性和可测试性。这减轻了客户测试和处理不合格品的负担。预加载功能允许在测试期间将寄存器输出预设为任何模式。预加载对于测试赛普拉斯可编程逻辑器件的功能非常重要。该可编程逻辑器件是一种通用24引脚器件，可以编程为包括但不限于以下逻辑功能：20L10、20L8、20R8、20R6、20R4、12L10、14L8、16L6、18L4、20L2和20V8。因此，与专用的24引脚器件相比，该可编程逻辑器件在设计、库存和编程方面提供了显著的灵活性。它采用24引脚300密耳模压双列直插式封装和300密耳带窗口陶瓷双列直插式封装实现。它提供最多22个输入和10个输出。当带窗口的陶瓷双列直插式封装暴露在紫外线下时，该器件被擦除，然后可以重新编程。可编程输出单元提供了单独定义每个输出架构的能力。10个输出单元中的每一个都可以配置为寄存器或组合输出、高电平有效或低电平有效输出，以及由乘积项或引脚13生成的输出使能。三个架构位决定了配置。总共可能有八种不同的配置，其中最常见的两种如图所示。默认或未编程状态是寄存器/低电平有效/引脚11输出使能。整个可编程输出单元如图所示。架构位C1控制寄存器/组合选项。在组合或寄存器配置中，输出都可以用作输入/输出引脚，或者如果输出被禁用，则仅用作输入。任何未使用的输入都应接地。在寄存器或组合配置中，寄存器的输出都会反馈回阵列。这允许通过提供下一状态来创建控制状态机。寄存器由来自引脚1的信号进行时钟控制。寄存器在上电时初始化为输出低电平且输出高电平。在组合和寄存器配置中，输出使能信号的来源可以通过架构位C2单独选择。输出使能信号可以在阵列内生成，或来自外部输出使能。引脚13允许直接控制输出，因此具有更快的使能/禁用时间。每个输出单元可以配置输出极性。输出可以是高电平有效或低电平有效。此选项由架构位C0控制。除了功能密度的增加，该可编程逻辑器件通过使用互补金属氧化物半导体技术提供了更低的功耗，并通过寄存器预加载功能提高了可测试性。

• 快速：传播延迟为15 ns，时钟到输出时间为10 ns，建立时间为12 ns
• 低功耗：最大工作电流为70 mA
• 用户可编程输出单元：可选择寄存器或组合操作；输出极性控制；输出使能源可选择引脚13或乘积项
• 通用架构，可替代标准逻辑功能，包括：20L10、20L8、20R8、20R6、20R4、12L10、14L8、16L6、18L4、20L2和20V8
• 每个输出有八个乘积项和一个输出使能乘积项
• 采用互补金属氧化物半导体可擦除可编程只读存储器技术，可重编程
• 高可靠性：采用成熟的可擦除可编程只读存储器技术；完全交流和直流测试；安全功能防止逻辑模式复制；±10%电源电压和更高的抗噪性