DAC5674IPHP

DAC5674 是一款 14 位分辨率的高速数模转换器（DAC），集成了 4 倍插值滤波器、片上时钟倍频器和片上电压基准。该器件专为有线和无线通信系统中的高速数字数据传输、测试与测量应用中的高频直接数字合成（DDS）和波形重建而设计。

4 倍插值滤波器由两个 2 倍插值滤波器级联实现，每个滤波器均可配置为低通或高通响应。这使用户能够在保持低数据输入速率的同时，选择输入数据速率时钟倍数处的高阶镜像之一。由此产生的高中频输出频率使用户能够省去外差发射机架构中传统的第一混频器，仅使用一个混频器直接上变频至射频，从而降低系统复杂度和成本。

在 4 倍插值低通响应模式下，DAC 在第一奈奎斯特区（高达 40 MHz）的中频处具有出色的无杂散动态范围（SFDR），可用于蜂窝基站收发信台（BTS）的多载波传输。低通插值模式通过滤除相邻奈奎斯特区的镜像，放宽了镜像滤波器的要求。

DAC5674 的 PLL 时钟倍频器控制数字滤波器和 DAC 内核的所有内部时钟。差分时钟输入和内部时钟电路可实现最佳抖动性能，支持正弦波时钟输入信号。PLL 可由以 DAC 内核更新速率运行的外部时钟旁路。PLL 的时钟分频器确保数字滤波器以正确的时钟频率运行。

DAC5674 的模拟电源电压为 3.3 V，数字电源电压为 1.8 V。数字 I/O 与 1.8 V 和 3.3 V CMOS 兼容。在最大工作条件下，功耗为 500 mW。DAC5674 提供 20 mA 的标称满量程差分电流输出，支持单端和差分应用。输出电流可直接馈入负载，无需额外的外部输出缓冲器。该器件专为具有 50 Ω 双端终接负载的差分变压器耦合输出而设计。对于 20 mA 的满量程输出电流，支持 4:1 阻抗比（输出功率为 4 dBm）和 1:1 阻抗比变压器（输出功率为 -2 dBm）。在高输出频率和更新速率下，为实现最佳性能，建议使用后一种配置。

精确的片上 1.2 V 温度补偿带隙基准和控制放大器使用户能够将满量程输出电流从 20 mA 调节至 2 mA，提供 20 dB 的增益范围控制能力。或者，也可应用外部基准电压以实现最大灵活性。该器件具有睡眠模式，可将待机功耗降至约 10 mW，从而根据系统需求优化功耗。

DAC5674 采用 48 引脚 HTQFP PowerPAD 塑料四方扁平封装。该器件的工作温度范围为 -40℃ 至 85℃。

• 最大输入数据速率 200 MSPS
• 最大更新速率 400 MSPS DAC
• 整个第一奈奎斯特区的 SFDR 为 76 dBc
• 单音输入信号（Fout = 21 MHz）
• 中频 15.36 MHz 时，W-CDMA 的邻道功率比（ACPR）为 74 dBc
• 中频 30.72 MHz 时，W-CDMA 的邻道功率比（ACPR）为 69 dBc
• 可选 2 倍或 4 倍插值滤波器
• 线性相位
• 通带纹波 0.05 dB，阻带衰减 80 dB
• 阻带过渡 0.4 - 0.6 Fdata
• 插值滤波器可配置为低通或高通模式，允许选择高阶镜像
• 片上 2 倍/4 倍 PLL 时钟倍频器，PLL 旁路模式
• 差分可扩展电流输出：2 mA 至 20 mA
• 片上 1.2 V 基准
• 1.8 V 数字和 3.3 V 模拟电源供电
• 1.8/3.3 V CMOS 兼容接口
• 400 MSPS 时功耗 435 mW
• 封装：48 引脚 TQFP

• 蜂窝基站收发信台发射通道
  • CDMA：W-CDMA、CDMA2000、IS-95
  • TDMA：GSM、IS-136、EDGE/UWC-136
• 测试与测量：任意波形生成、直接数字合成（DDS）
• 电缆调制解调器终端系统