AD9273BSVZRL-50

AD9273针对低成本、低功耗、小尺寸及易于使用的应用而设计。它集成了带有可变增益放大器(VGA)的八通道低噪声放大器(LNA)、抗混叠滤波器(AAF)和12位、10 MSPS至50 MSPS模数转换器(ADC)。 每个通道均具有42 dB的可变增益范围、完全差分信号路径、有源输入前置放大器终端、最大52 dB的增益以及转换速率高达50 MSPS的ADC。通道专门针对动态范围与低功耗而优化，适合要求小封装尺寸的应用。 LNA具有单端转差分增益，可以通过SPI进行选择。增益为21.3 dB时，LNA折合到输入端的噪声电压典型值为1.26 nV/√Hz；在典型增益下，整个通道折合到输入端的噪声为1.42 nV/√Hz。假设噪声带宽为15 MHz且LNA增益为21.3 dB，则输入信噪比(SNR)约为91 dB。在连续波多普勒模式下，LNA输出驱动一个跨导放大器，该放大器通过一个8×8差分交叉点开关进行切换。该开关可通过SPI进行设置。 AD9273要求采用LVPECL/CMOS/LVDS兼容型采样速率时钟信号，以便充分发挥其工作性能。无需外部基准电压源或驱动器件即可满足许多应用需求。 该ADC会自动倍乘采样速率时钟，以便产生合适的LVDS串行数据速率。它提供一个数据时钟 (DCO±) 用于在输出端捕获数据，以及一个帧时钟 [FCO±) 触发器用于发送新输出字节信号。 各通道可单独进入掉电模式，从而延长便携式应用的电池使用时间。利用待机模式选项可以快速上电，以便开机重启。以CW多普勒模式工作时，VGA、AAF和ADC均进入省电模式。时间增益控制(TGC)路径的功耗与可选速度级成正比。 ADC内置多种功能特性，例如可编程时钟、数据对准、生成可编程数字测试码等，可使器件的灵活性达到最佳、系统成本降至最低。数字测试码包括内置的固定码和伪随机码，以及通过串行端口接口输入的用户自定义测试码。 AD9273采用先进的CMOS工艺制造，提供16 mm×16 mm、符合RoHS标准的100引脚TQFP封装或144引脚BGA封装。额定温度范围为 -40°C至 +85°C工业温度范围。

• 8通道LNA、VGA、AAF和ADC
• 低噪声前置放大器(LNA)折合到输入端的噪声电压 μ=1.26 nV/√Hz (增益 =27.3 dB，5 MHz，典型值)
• SPI可编程增益 = 15.6 dB/17.9 dB/21.3 dB
• 单端输入；VIN最大值 τ=733 mV p·p/δ550 mV p·p/367 mV p·p
• 双模有源输入阻抗匹配带宽(BW)： >100 MHz
• 满量程(FS)输出 =4.4 V p-p差分电压
• 可变增益放大器(VGA)衰减器范围 = −42 dB至0 dB
• SPI可编程PGA增益 =2↑ dB/24 dB/27 dB/30 dB
• 线性dB增益控制
• 抗混叠滤波器(AAF)可编程二阶低通滤波器(LPF)：8 MHz至18 MHz
• 可编程高通滤波器(HPF)
• 模数转换器(ADC)10 MSPS至50 MSPS时为12位
• SNR=70 dB
• SFDR =75 dB
• 串行LVDS(ANSI-644，IEEE 1596.3缩小范围链路)数据时钟输出和帧时钟输出
• 包括一个8×8差分交叉点开关，以支持连续波(CW)多普勒模式
• 低功耗，在12位/40 MSPS (TGC)时，每通道功耗为109 mW
• 连续波多普勒模式下，每通道功耗为70 mW
• 灵活的省电模式
• 过载恢复时间： <10 ns
• 可从低功耗待机模式快速恢复： <2 μs
• 100引脚TQFP和144引脚BGA封装
• 小尺寸。一个小型封装中集成8个通道，节省空间。完整的TGC路径、ADC和交叉点开关集成在100引脚、16 mm×16 mm TQFP封装或144引脚BGA封装内
• 低功耗：每通道109 mW (40 MSPS)
• 集成式交叉点开关。此开关允许多个多通道配置选项使能CW多普勒模式
• 易于使用。数据时钟输出 (DCO±) 的工作频率高达300 MHz，支持双倍数据速率(DDR)操作
• 使用灵活。串行端口接口(SPI)控制提供丰富灵活的特性，可满足各种特定系统的需求
• 集成二阶抗混叠滤波器。该滤波器位于VGA和ADC之间，可编程范围为8 MHz至18 MHz

• 医疗成像/超声
• 汽车雷达