AD9522-3BCPZ

AD9522 - 3 提供具有亚皮秒抖动性能的多输出时钟分配功能，同时集成片上 PLL 和 VCO。片上 VCO 的调谐范围为 1.72 GHz 至 2.25 GHz。也可使用最高 2.4 GHz 的外部 3.3 V/5 V VCO/VCXO。

• 低相位噪声锁相环 (PLL)
• 片上压控振荡器 (VCO) 调谐范围为 1.72 GHz 至 2.25 GHz
• 支持最高 2.4 GHz 的外部 3.3 V/5 V VCO/VCXO
• 1 个差分或 2 个单端参考输入
• 接受最高 250 MHz 的 CMOS、LVPECL 或 LVDS 参考信号
• 接受 16.62 MHz 至 33.3 MHz 的晶体作为参考输入
• 可选参考时钟倍频器
• 参考信号监测功能
• 自动和手动参考信号切换/保持模式可恢复
• 参考信号间无毛刺切换
• 从保持模式自动恢复
• 可选数字或模拟锁定检测
• 可选零延迟操作
• 十二个 800 MHz LVDS 输出，分为 4 组
• 每组 3 个输出配有带相位延迟的 1 至 32 分频器
• 附加输出抖动低至 242 fs rms
• 分组输出的通道间偏斜 < 60 ps
• 每个 LVDS 输出可配置为 2 个 CMOS 输出（fOUT ≤ 250 MHz）
• 上电时所有输出自动同步
• 根据需要手动同步输出
• 兼容 SPI 和 I²C 的串行控制端口
• 64 引脚 LFCSP
• 非易失性 EEPROM 存储配置设置

• 低抖动、低相位噪声时钟分配
• SONET、10Ge、10G FC 及其他 10 Gbps 协议的时钟生成和转换
• 前向纠错 (G.710)
• 为高速 ADC、DAC、DDS、DDC、DUC、MxFE 提供时钟
• 高性能无线收发器
• 自动测试设备和高性能仪器
• 宽带基础设施