CY62157EV30LL-55SXE
CY62157EV30LL-55SXE
SMT扩展库PCB免费打样
私有库下单最高享92折
- 商品型号
- CY62157EV30LL-55SXE
- 商品编号
- C2956500
- 包装方式
- 管装
- 商品毛重
- 1克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 静态随机存取存储器(SRAM) | |
| 接口类型 | 并口(Parallel) | |
| 存储容量 | 8Mbit | |
| 工作电压 | 2.2V~3.6V |
| 属性 | 参数值 | |
|---|---|---|
| 读写时间 | 55ns | |
| 工作温度 | -40℃~+125℃ | |
| 工作电流 | 35mA | |
| 待机电流 | 2uA |
商品概述
CY62157EV30是一款高性能CMOS静态随机存取存储器,组织形式为512K字×16位。该器件采用先进的电路设计,可提供超低工作电流,非常适合在便携式应用(如手机)中提供更长的电池续航时间。该器件还具有自动掉电功能,当地址不切换时,可显著降低功耗。当器件被取消选择(CE1上划线为高电平或CE2为低电平,或BHE上划线和BLE上划线均为高电平)时,将其置于待机模式。当器件被取消选择(CE1上划线为高电平或CE2为低电平)、输出被禁用(OE上划线为高电平)、字节高位使能和字节低位使能被禁用(BHE上划线、BLE上划线为高电平)或写操作激活(CE1上划线为低电平、CE2为高电平且WE上划线为低电平)时,输入或输出引脚(I/O0至I/O15)处于高阻状态。要向器件写入数据,需将片选使能(CE1上划线为低电平且CE2为高电平)和写使能(WE)输入置为低电平。如果字节低位使能(BLE)为低电平,则将I/O引脚(I/O0至I/O7)的数据写入地址引脚(A0至A18)指定的位置。如果字节高位使能(BHE)为低电平,则将I/O引脚(I/O8至I/O15)的数据写入地址引脚(A0至A18)指定的位置。要从器件读取数据,需将片选使能(CE1上划线为低电平且CE2为高电平)和输出使能(OE)置为低电平,同时将写使能(WE)置为高电平。如果字节低位使能(BLE)为低电平,则地址引脚指定的存储位置的数据将出现在I/O0至I/O7上。如果字节高位使能(BHE)为低电平,则存储数据将出现在I/O8至I/O15上。有关读写模式的完整描述,请参阅第13页的真值表。
商品特性
- 薄型小外形封装(TSOP)I,可配置为512K×16或1M×8静态随机存取存储器(SRAM)
- 高速:45 ns
- 温度范围:工业级:-40°C至+85°C;汽车级A:-40°C至+85°C;汽车级E:-40°C至+125°C
- 宽电压范围:2.20V至3.60V
- 引脚与CY62157DV30兼容
- 超低待机功耗
- 典型待机电流:2μA
- 最大待机电流:8μA(工业级)
- 超低工作功耗
- 典型工作电流:在f = 1MHz时为1.8mA
- 通过CE1上划线、CE2和OE上划线功能实现轻松的内存扩展
- 取消选择时自动掉电
- 采用互补金属氧化物半导体(CMOS)技术,实现最佳速度和功耗
- 提供无铅和含铅的48球超精细间距球栅阵列(VFBGA)、无铅44引脚薄型小外形封装(TSOP)II和48引脚TSOP I封装
相似推荐
其他推荐
- CY62157DV30LL-70BVXI
- CY62157DV30LL-70BVI
- CY62157DV30LL-45ZSXI
- CY62157DV30L-70BVXI
- CY62157DV30L-70BVI
- CY62157DV30L-55ZSXI
- CY62157DV30L-55BVI
- CY62157DV30L-45BVI
- CY62157DV20L-70BVI
- CY62148VNLL-70SXI
- CY62148GN-45SXI
- CY62148GN30-45SXI
- CY62148G-45ZSXI
- CY62148G-45SXI
- CY62148G30-45SXI
- CY62148ESL-55ZAXA
- CY62148ELL-55SXA
- CY62148DV30LL-70SXI
- CY62148DV30LL-70BVXI
- CY62148DV30LL-70BVIT
- CY62148DV30LL-70BVI
