CY7C409A-35DMB

CY7C408A和CY7C409A是64字深、8位或9位宽的先进先出（FIFO）缓冲存储器。除了行业标准的握手信号外，还提供了几乎满/几乎空（AFE）和半满（HF）标志。AFE在FIFO几乎满或几乎空时为高电平，否则为低电平。HF在FIFO半满时为高电平，否则为低电平。CY7C408A具有输出使能（OE）功能。存储器在输入就绪（IR）控制信号为高电平时，在移入（SI）输入的控制下，在其输入（DI₀ - DI₈）接收8位或9位并行字。当输出就绪（OR）控制信号为高电平时，数据以存储的相同顺序在移出（SO）输入的控制下，在DO₀ - DO₈输出引脚上输出。如果FIFO已满（IR为低电平），则忽略SI输入的脉冲；如果FIFO为空（OR为低电平），则忽略SO输入的脉冲。IR和OR信号还用于将FIFO并行连接以形成更宽的字，或串联连接以形成更深的缓冲区，或两者兼而有之。更宽字的并行扩展是通过将各个FIFO的IR和OR输出分别进行逻辑与运算来实现的。与运算确保所有FIFO要么准备好接受更多数据（IR为高电平），要么准备好输出数据（OR为高电平），从而补偿设备之间传播延迟时间的变化。更深缓冲区存储器的串行扩展（级联）是通过将最接近数据源（上游设备）的FIFO的数据输出连接到后续（下游）FIFO的数据输入来实现的。此外，为确保正常运行，上游FIFO的SO信号必须连接到下游FIFO的IR输出，下游FIFO的SI信号必须连接到上游FIFO的OR输出。在这种串行扩展配置中，IR和OR信号用于通过FIFO传递数据。读写操作完全异步，允许FIFO用作两个工作频率差异很大的数字设备之间的缓冲区。这些FIFO的高移入和移出速率，以及由于其双端口RAM架构而具有的快速直通时间所带来的高吞吐量，使其非常适合高速通信和控制器。

• 64×8和64×9先进先出（FIFO）缓冲存储器
• 35MHz移入和移出速率
• 几乎满/几乎空和半满标志
• 双端口RAM架构
• 快速（50ns）直通
• 独立异步输入和输出
• 输出使能（CY7C408A）
• 字宽和FIFO深度可扩展
• 5V ±10%电源
• TTL兼容
• 能够承受大于2001V的静电放电电压
• 300密耳、28引脚DIP封装

• 高速通信
• 控制器