PALCE20V8-7JC

该器件是一款采用CMOS闪存技术的可擦除可编程阵列逻辑器件，具备可电擦除和重复编程能力。它采用熟悉的积和（与或）逻辑结构，并配备可编程宏单元。该器件提供高达20个输入和8个输出，其可编程宏单元使其能够作为24引脚PLD系列（如20L8、20R8、20R6、20R4）的超集运行。每个输出拥有8个乘积项，与门阵列包含40个输入项。每个宏单元的第一个乘积项既可用作内部输出使能控制，也可用作数据乘积项。宏单元功能由架构位决定，可选择配置为寄存器或组合逻辑，输出极性可控。输出使能可来自外部引脚或内部乘积项，输出也可被永久使能或禁用。反馈路径可从多个来源选择。所有寄存器上电复位至逻辑低电平，以确保系统可预测初始化。器件提供电子签名和安全位功能。采用CMOS技术实现低功耗运行，并通过闪存可重复编程性增强可测试性。每个乘积项包含独立的乘积项禁用熔丝。输入和I/O引脚内置有源上拉，可将未使用的引脚拉至高电平状态。

• 数据输入引脚具备有源上拉功能
• 提供低功耗版本
• 标准版本具备低功耗特性
• 采用CMOS闪存技术，支持电擦除和重复编程
• 用户可编程宏单元，支持输出极性控制，可独立选择寄存器操作或组合逻辑操作
• 提供QSOP封装
• 高可靠性，采用成熟的闪存技术，经过100%编程和功能测试