PALCE16V8-15JC

赛普拉斯PALCE16V8是一款CMOS闪存电可擦除的第二代可编程阵列逻辑器件。它采用了常见的积之和（与 - 或）逻辑结构和可编程宏单元。该器件采用20引脚300密耳模制DIP、300密耳陶瓷双列直插封装、20引脚方形陶瓷无引脚芯片载体和20引脚方形塑料有引脚芯片载体。该器件最多可提供16个输入和8个输出，可电擦除和重新编程。可编程宏单元使该器件能够作为常见20引脚PLD（如16L8、16R8、16R6和16R4）的超集。PALCE16V8每个输出有8个乘积项，与阵列有32个输入项。宏单元中的第一个乘积项可作为内部输出使能控制或数据乘积项。PALCE16V8宏单元共有18个架构位，其中两个是适用于所有宏单元的全局位，16个是局部位，每个宏单元两个位。架构位决定宏单元是作为寄存器还是组合逻辑，输出是否反相。输出使能控制可以来自外部引脚或内部乘积项。输出也可以永久使能，作为专用输出，或永久禁用，作为专用输入。反馈路径可以从与宏单元关联的输入/输出引脚、与相邻引脚关联的输入/输出引脚或宏单元寄存器本身中选择。PALCE16V8中的所有寄存器在上电时初始化为逻辑低电平，以实现可预测的系统初始化。由于输出为低电平有效，每个寄存器对应的输出引脚将为高电平。PALCE16V8提供一个64位可编程存储器的电子签名字，可包含用户定义的数据。还提供一个安全位，当该位被编程时，可防止读取内部编程模式。赛普拉斯PALCE16V8通过使用CMOS技术实现低功耗运行，并通过闪存可重新编程性提高可测试性。每个乘积项都包含乘积项禁用（PTD）熔丝，允许单独禁用每个乘积项。

• 数据输入引脚具有有源上拉
• 低功耗版本（16V8L）：商用（10、15、25 ns）最大55 mA；工业用（10、15、25 ns）最大 - 65 mA
• 标准版本具有低功耗：商用（10、15、25 ns）最大90 mA；商用（7 ns）最大115 mA；工业用（10、15、25 ns）最大130 mA
• 采用CMOS闪存技术，可电擦除和重新编程
• 符合PCI标准
• 用户可编程宏单元：输出极性控制；可单独选择寄存器或组合操作
• 最多16个输入项和8个输出
• 商用版本7.5 ns，tCO为5 ns，tS为5 ns，tPD为7.5 ns，状态机频率为125 MHz
• 工业用版本10 ns，tCO为7 ns，tS为10 ns，tPD为10 ns，状态机频率为62 MHz
• 高可靠性：经过验证的闪存技术；100%编程和功能测试