SN74LVTH16652DGGR
ABT 16位总线收发器和寄存器,具有三态输出,支持混合模式信号操作、非稳压电池供电、热插拔,内置总线保持电路
- 描述
- SN74LVTH16652 具有三态输出的 3.3V ABT 16 位总线收发器和寄存器
- 品牌名称
- TI(德州仪器)
- 商品型号
- SN74LVTH16652DGGR
- 商品编号
- C2872603
- 商品封装
- TSSOP-56-6.1mm
- 包装方式
- 编带
- 商品毛重
- 0.67克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 缓冲器/驱动器/收发器 | |
| 输出类型 | 三态 | |
| 工作电压 | 2.7V~3.6V | |
| 元件数 | 2 | |
| 每个元件位数 | 8 |
| 属性 | 参数值 | |
|---|---|---|
| 通道类型 | 双向 | |
| 灌电流(IOL) | 64mA | |
| 拉电流(IOH) | 32mA | |
| 系列 | 74LVTH | |
| 工作温度 | -40℃~+85℃ |
商品概述
LVTH16652器件是16位总线收发器,设计用于低电压(3.3-V)VCC工作,但能够为5-V系统环境提供TTL接口。这些器件可用作两个8位收发器或一个16位收发器。输出使能(OEAB和OEBA)输入用于控制收发器功能。选择控制(SAB和SBA)输入用于选择传输实时数据还是存储数据。低输入电平选择实时数据,高输入电平选择存储数据。选择控制所用电路消除了多路复用器在存储数据和实时数据之间切换期间出现的典型解码毛刺。无论选择控制或输出使能输入的电平如何,A总线或B总线上的数据(或两者)都可以在适当的时钟(CLKAB或CLKBA)输入从低到高跳变时存储在内部D触发器中。当SAB和SBA处于实时传输模式时,还可以通过同时使能OEAB和反相OEBA,在不使用内部D型触发器的情况下存储数据。在这种配置中,每个输出增强其输入。当两组总线线路的所有其他数据源都处于高阻抗状态时,每组总线线路保持其最后的电平配置。当VCC介于0和1.5V之间时,器件在上电或断电期间处于高阻抗状态。但是,为了确保1.5V以上的高阻抗状态,反相OE应通过上拉电阻连接到VCC,OE应通过下拉电阻连接到GND;电阻的最小值由驱动器的灌电流/拉电流能力决定。提供有源总线保持电路,可将未使用或浮动的数据输入保持在有效逻辑电平。这些器件针对热插入应用使用Ioff和上电三态进行了完整规定。Ioff电路禁用输出,可防止器件断电时产生破坏性的回流电流。上电三态电路在上电和断电期间将输出置于高阻抗状态,从而防止驱动器冲突。SN74LVTH16652的工作温度范围为-40℃至85℃。
商品特性
- 属于德州仪器Widebus™系列产品
- 采用Advanced BiCMOS技术(ABT)设计,适用于3.3V工作,具有低静态功耗
- 支持混合模式信号操作(3.3V VCC下可支持5V输入和输出电压)
- 支持低至2.7V的非稳压电池工作
- 在VCC = 3.3 V、TA = 25℃条件下,典型VOLP(输出接地反弹)< 0.8 V
- Ioff和上电三态支持热插入
- 数据输入带总线保持,无需外部上拉/下拉电阻
- 分布式VCC和GND引脚配置可最大程度降低高速开关噪声
- 直通架构优化PCB布局
- 闩锁性能超过500 mA,符合JESD 17标准
- 提供多种封装可选,包括塑料收缩小外形(DL)封装、薄型收缩小外形(DGG)封装,以及采用25mil中心间距的380mil细间距陶瓷扁平(WD)封装
- SN74LVT16245BDGVR
- SN74AUC2G125DCTR
- SN74LVC162244ADLR
- SN75117P
- SN74LVCZ244ADBR
- SN74ABT241AN
- SN74AHC126DBR
- SN74LVCH244ARGYR
- SN74AVC16245DGGR
- SN74LVT162244ADGGR
- CAHCT244QPWRG4Q1
- SN74ACT241DBR
- SN75ALS197DR
- SN74LVC1G34DRLR
- SN74AS245N
- SN74LVC162244ADGVR
- SN74AUC240RGYR
- SN74LVTZ244PWR
- CY74FCT2245ATQCT
- SN74ABT245BN
- SN74ABTH16245DGVR



