CLVTH16652IDGGREP
CLVTH16652IDGGREP
- 描述
- SN74LVTH16652-EP 具有三态输出的增强型产品 3.3V Abt 16 位总线收发器和寄存器
- 品牌名称
- TI(德州仪器)
- 商品型号
- CLVTH16652IDGGREP
- 商品编号
- C2870505
- 商品封装
- TSSOP-56-6.1mm
- 包装方式
- 编带
- 商品毛重
- 0.534克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 锁存器 | |
| 工作电压 | 2.7V~3.6V | |
| 通道数 | 16 | |
| 拉电流(IOH) | 32mA | |
| 灌电流(IOL) | 64mA |
| 属性 | 参数值 | |
|---|---|---|
| 传播延迟(tpd) | 2.7ns | |
| 工作温度 | -40℃~+85℃ | |
| 建立时间 | 1.2ns | |
| 保持时间 | 0.5ns |
商品概述
SN74LVTH16652是一款16位总线收发器,设计用于3.3 V VCC的低电压工作,但能够为5 V系统环境提供TTL接口。这些器件可用作两个8位收发器或一个16位收发器。输出使能(OEAB和OEBA)引脚用于控制收发器功能。选择控制(SAB和SBA)引脚用于选择传输实时数据还是存储数据,低输入电平选择实时数据,高输入电平选择存储数据。用于选择控制的电路消除了多路复用器在存储数据和实时数据切换期间出现的典型解码毛刺。A总线或B总线上的数据(或两者)可通过对应时钟(CLKAB或CLKBA)的低到高跳变存储在内部D触发器中,与选择控制或输出使能引脚的电平无关。当SAB和SBA处于实时传输模式时,也可以通过同时使能OEAB和OEBA来在不使用内部D触发器的情况下存储数据。在该配置下,每个输出增强其输入。当连接到两组总线线路的所有其他数据源都处于高阻态时,每组总线线路保持其最后的电平配置。当VCC处于0 V至1.5 V之间时,器件在上电或掉电期间处于高阻态。为了确保1.5 V以上的高阻态,OE应通过上拉电阻连接到VCC,OE通过下拉电阻连接到GND;电阻的最小值由驱动器的灌电流/拉电流能力决定。有源保持电路可将未使用或浮空的数据输入保持在有效逻辑电平。该器件使用Ioff和上电三态功能,完全支持热插拔应用。Ioff电路禁用输出,防止器件断电时产生损坏性的反向电流。上电三态电路在上电和掉电期间将输出置于高阻态,防止驱动器冲突。数据输出功能可通过OEAB或OEBA的多种电平组合使能或禁用。数据输入功能始终处于使能状态,即总线端子上的数据会在时钟输入的每个低到高跳变存储。选择控制为低电平时,时钟可同时动作;选择控制为高电平时,必须错开时钟以加载两个寄存器。
商品特性
- 可控基线
- 单一装配/测试工厂,单一制造工厂
- 增强型缩减制造来源(DMS)支持
- 增强型产品变更通知
- 合格认证谱系
- Texas Instruments Widebus系列成员
- 采用先进BiCMOS技术(ABT)设计,支持3.3 V工作,低静态功耗
- 支持混合模式信号操作(在3.3 V VCC下可接受5 V输入和输出电压)
- 支持低至2.7 V的非稳压电池工作
- 典型VOLP(输出接地反弹)在VCC = 3.3 V、TA = 25℃时小于0.8 V
- Ioff和上电三态支持热插拔
- 数据输入的总线保持功能消除了对外部上拉/下拉电阻的需求
- 分布式VCC和GND引脚可减小高速开关噪声
- 流通式架构优化PCB布线
- 闩锁性能超过JESD 17标准要求的500 mA
- 机器模型(C = 200 pF,R = 0)下ESD保护超过200 V
- 采用薄型收缩小外形(DGG)封装
应用领域
- 热插拔应用
- CD74HCT573M
- CD74ACT373M96
- SN74ALVCH162260GR
- SN74GTLPH16912GR
- SN74LVC16646ADGGR
- TPIC6259DW
- SN74ALVCHR16601GR
- SN74ALS259DR
- CD4043BNSR
- SN74LVC573APWT
- CD74HCT259M96
- SN74AHCT573DGVR
- SN74LVC373APW
- SN74ABT573ARGYR
- SN74ABTH162260DLR
- SN74ABT16601DGGR
- SN74ABT16373ADGGR
- SN74ABT841ADWR
- SN74ABT16501DLR
- SN74AVC16646DGVR
- SN74HCT373NSR


