CDCM61001RHBR

CDCM61001是一款高度通用的低抖动频率合成器，可从低频晶体或LVCMOS输入为各种有线和数据通信应用生成低抖动时钟输出，输出类型可在低压正发射极耦合逻辑（LVPECL）、低压差分信号（LVDS）或低压互补金属氧化物半导体（LVCMOS）之间选择。CDCM61001内置一个锁相环（PLL），可仅通过控制引脚轻松配置。整体输出随机抖动性能小于1ps RMS（10 kHz至20 MHz），使该器件成为同步光网络（SONET）、以太网、光纤通道和存储区域网络（SAN）等严苛应用的理想选择。CDCM61001采用小型32引脚、5mm×5mm QFN封装。

CDCM61001是一款高性能、低相位噪声、完全集成的压控振荡器（VCO）时钟合成器，具有一个通用输出缓冲器，可配置为兼容LVPECL、LVDS或LVCMOS。通用输出也可转换为两个LVCMOS输出。此外，在一种输出配置中提供LVCMOS旁路输出时钟，有助于晶体负载匹配，以实现精确的所需输入频率。它有一个完全集成的低噪声、基于LC的VCO，工作频率范围为1.75 GHz至2.05 GHz。

锁相环（PLL）使VCO相对于输入信号同步，输入信号可以是低频晶体。输出有一个源自VCO核心的输出分频器。所有器件设置通过控制引脚结构进行管理，其中两个引脚控制预分频器和反馈分频器，三个引脚控制输出分频器，两个引脚控制输出类型，一个引脚控制输出使能。任何时候更改PLL设置（包括输入频率、预分频器分频比或反馈分频器分频比），都必须通过复位控制引脚（器件复位为低电平有效）发出复位信号。复位会启动PLL重新校准过程，以确保PLL锁定。当器件处于复位状态时，输出和分频器关闭。

输出频率（f_OUT）与输入时钟频率（f_IN）成正比。反馈分频器、输出分频器和VCO频率相对于f_IN设置f_OUT。

输出分频器可通过控制引脚从1、2、3、4、6或8中选择。反馈分频器和预分频器分频比组合也可通过控制引脚分别从25和3、24和3、20和4或15和5中选择。

该器件在3.3V电源环境下工作，工作温度范围为 -40℃至 +85℃。

• 一个晶体/LVCMOS参考输入，包括24.8832 MHz、25 MHz和26.5625 MHz，输入频率范围：21.875 MHz至28.47 MHz
• 片上VCO工作频率范围为1.75 GHz至2.05 GHz
• 1路输出可选：可通过引脚选择LVPECL、LVDS或2路LVCMOS；工作电压为3.3V
• 提供LVCMOS旁路输出，输出频率可通过输出分频器选择/1、/2、/3、/4、/6、/8，支持常见的LVPECL/LVDS输出频率：62.5 MHz、74.25 MHz、75 MHz、77.76 MHz、100 MHz、106.25 MHz、125 MHz、150 MHz、155.52 MHz、156.25 MHz、159.375 MHz、187.5 MHz、200 MHz、212.5 MHz、250 MHz、311.04 MHz、312.5 MHz、622.08 MHz、625 MHz
• 支持常见的LVCMOS输出频率：62.5 MHz、74.25 MHz、75 MHz、77.76 MHz、100 MHz、106.25 MHz、125 MHz、150 MHz、155.52 MHz、156.25 MHz、159.375 MHz、187.5 MHz、200 MHz、212.5 MHz、250 MHz，输出频率范围：43.75 MHz至683.264 MHz
• 内部PLL环路带宽：400 kHz
• 高性能PLL核心：对于625 MHz LVPECL输出，相位噪声典型值为 -146 dBc/Hz（偏移5 MHz）；对于625 MHz LVPECL输出，随机抖动典型值为0.509 ps RMS（10 kHz至20 MHz）
• 输出占空比校正为50%（± 5%）
• 使用控制引脚进行分频器编程：两个引脚用于预分频器/反馈分频器，三个引脚用于输出分频器，两个引脚用于输出选择
• 提供芯片使能和器件复位控制引脚
• 3.3V核心和I/O电源
• 工业温度范围： -40℃至 +85℃
• 5mm×5mm、32引脚、QFN（RHB）封装
• 静电放电（ESD）保护超过k（人体模型，HBM）

• 用于高端数据通信应用（包括SONET、以太网、光纤通道、串行ATA和高清电视）的低抖动时钟驱动器
• 经济高效的高频晶体振荡器替代品