DS90CR482VSX/NOPB

DS90CR481 发射器将 48 位 CMOS/TTL 数据转换为 8 个 LVDS（低压差分信号）数据流。一个锁相的发送时钟通过第九个 LVDS 链路与数据流并行传输。发送时钟的每个周期都会对 48 位输入数据进行采样和传输。DS90CR482 接收器将 LVDS 数据流转换回 48 位 LVCMOS/TTL 数据。在 112MHz 的发送时钟频率下，每个 LVDS 数据通道以 672Mbps 的速率传输 48 位 TTL 数据。使用 112MHz 时钟时，数据吞吐量为 5.38Gbit/s（672Mbytes/s）。在 112MHz 的发送时钟频率下，每个 LVDS 数据通道以 672Mbps 的速率传输 48 位 TTL 数据。使用 66MHz 时钟时，数据吞吐量为 3.168Gbit/s（396Mbytes/s）。 数据线的复用可大幅减少电缆数量。长距离并行单端总线通常每条有效信号需要一根地线（且抗噪能力非常有限）。因此，对于 48 位宽的数据和一个时钟，最多需要 98 根导线。使用这款 Channel Link 芯片组，仅需 19 根导线（8 对数据线、1 对时钟线和至少 1 根地线）。这使电缆宽度减少了 80%，从而节省了系统成本，减小了连接器的物理尺寸和成本，并因电缆外形尺寸更小而降低了屏蔽要求。 48 个 CMOS/TTL 输入可支持多种信号组合。例如，6 个 8 位字或 5 个 9 位（字节 + 奇偶校验位）和 3 个控制信号。 DS90CR481/DS90CR482 芯片组相较于前代 Channel Link 器件有所改进，在三个方面进行了增强，提供了更高的带宽支持和更长的电缆驱动能力。为提高带宽，最大时钟速率提高到 112MHz，并提供 8 个串行化 LVDS 输出。通过用户可选的预加重功能增强了电缆驱动能力，该功能在信号转换期间提供额外的输出电流，以抵消电缆负载效应。还提供了可选的逐周期直流平衡功能，以减少 ISI（符号间干扰）。通过预加重和直流平衡，在电缆的接收端可获得低失真的眼图。增加了电缆去斜功能，可对长度达 5 米以上、线对间偏斜高达 +/-1 个 LVDS 数据位时间（时钟速率高达 80MHz）的电缆进行去斜处理。这三项改进可驱动长度达 5 米以上的电缆。 该芯片组是解决与宽幅、高速 TTL 接口相关的 EMI 和电缆尺寸问题的理想方案。

• 66MHz 时钟下带宽为 3.168Gbits/秒
• 112MHz 时钟下带宽为 5.376Gbits/秒
• 支持 65 - 112MHz 输入时钟
• LVDS 串行器/解串器减小电缆和连接器尺寸
• 预加重减少电缆负载效应
• 可选直流平衡编码减少 ISI 失真
• 电缆去斜功能，去斜范围为 +/-LVDS 数据位时间（时钟速率高达 80MHz）
• TxIN 和控制输入引脚可承受 5V 电压
• 引脚直连式布局便于 PCB 设计
• 供电电压为 +3.3V
• 发射器可抑制逐周期抖动
• 符合 ANSI/TIA/EIA - 644 - 1995 LVDS 标准