SN65LVDS152DAR

MuxIt是一系列通用的多芯片构建模块，用于实现并行数据的串行化和反串行化。该系统允许通过减少传输线的数量来传输宽并行数据，传输距离比单端（如LVTTL或LVCMOS）数据接口更远。每条传输线复用的位数可由用户选择，与其他现有的固定比率解决方案相比，可实现更高的传输效率。MuxIt采用LVDS（TIA/EIA - 644 - A）低压差分信号技术，用于数据源和数据目的地之间的通信。

MuxIt系列最初包括三款支持单工通信的器件：SN65LVDS150锁相环频率倍增器、SN65LVDS151串行器 - 发送器和SN65LVDS152接收器 - 反串行器。

SN65LVDS152由三个LVDS差分传输线接收器、一个LVDS差分传输线驱动器、一个10位移入/并出移位寄存器以及相关的输入和输出缓冲器组成。它通过LVDS传输线链路接收串行化数据，对其进行反串行化（解复用），并在并行数据输出端DO - 0至DO - 9输出。通过链路接收的数据以原始并行数据频率的M倍进行时钟驱动。复用比M，即每个数据时钟周期的位数，通过配套的SN65LVDS150 MuxIt可编程PLL频率倍增器上的配置引脚（M1 → M5）进行编程。每个SN65LVDS152最多可对10位数据进行反串行化并输出。两个或多个SN65LVDS152单元可以串联（级联），以适应更高串行化值的更宽并行数据路径。SN65LVDS150 MuxIt可编程PLL频率倍增器支持的复用比M范围为4至40。

数据在M时钟输入（MCI）的下降沿串行移入SN65LVDS152移位寄存器。在链路时钟输入（LCI）上升沿之后，M时钟的第一个下降沿之后的第二个上升沿，数据从SN65LVDS152移位寄存器并行锁存输出。SN65LVDS152包括用于串行链路数据流（DI）和链路时钟（LCI）的LVDS差分线路接收器。来自SN65LVDS150 MuxIt可编程频率倍增器（MCI）的高速信号以及级联数据的输入和输出（DI、CO）通过差分连接传输，以最小化偏斜和抖动。

使能输入（EN）与内部上电复位（POR）一起控制输出。当Vcc低于1.5伏或EN为低电平时，输出被禁用。当VCC高于3V且EN为高电平时，输出被启用并按规格运行。

并行数据位从DO - n输出端输出，输出顺序取决于复用比（频率倍增值）M的值。当M的值为4至10时，不使用级联输出（CO±），仅使用最高的M个并行输出（DO - 9至DO - [10 - M]）。DO - 9上输出的数据位对应于SN65LVDS151串行器DI - [M - 1]上输入的数据位。同样，DO - [10 - M]上输出的数据位对应于SN65LVDS151串行器DI - 0上输入的数据位。

当M的值大于10时，级联输出（CO±）用于连接多个SN65LVDS152反串行器。在这种情况下，高阶单元每个输出输入到SN65LVDS151串行器的最高编号位中的10位。编号最低的输入位在最低阶SN65LVDS152反串行器上从输出DO - 9开始按降序输出。位数等于M mod(10)。

• MuxIt串行器 - 反串行器构建模块芯片系列成员
• 支持对一个串行链路数据通道输入进行反串行化，速率高达200 Mbps
• 提供PLL锁定/有效输入以启用并行数据和时钟输出
• 可与其他SN65LVDS152 MuxIt接收器 - 反串行器级联，以实现更宽的并行输出数据通道宽度
• LVDS兼容的差分输入和输出符合或超过ANSI TIA/EIA - 644 - A的要求
• LVDS输入和输出的ESD保护超过12 kV HBM
• 用于锁定/有效和使能的LVTTL兼容输入具有5V容限
• 使用3.3V电源供电
• 采用32引脚DA薄型收缩小外形封装，引脚间距为26密耳