LMK05318RGZT

LMK05318 是一款高性能网络同步器时钟器件，提供抖动消除、时钟生成、先进的时钟监控和卓越的无中断切换性能，可满足通信基础设施和工业应用的严格计时要求。该器件具有超低抖动和高电源噪声抑制(PSNR) 性能，可降低高速串行链路中的误码率(BER)。 该器件可使用TI 专有的体声波(BAW) VCO 技术生成具有50fs RMS 抖动的输出时钟，而不受XO 和基准输入的抖动和频率的影响。 DPLL 支持抖动和漂移衰减的可编程环路带宽，而两个APLL 支持分频率转换，从而可以实现灵活的时钟生成。DPLL 上支持的同步选项包括采用相位消除的无中断切换、数字保持和频率阶跃小于0.001ppb（十亿分之一）的DCO 模式，从而实现精确的时钟控制（IEEE 1588 PTP 从运行）。DPLL 可以锁相到1 PPS（每秒脉冲数）基准输入，并且在一个输出上支持可选零延迟模式，以实现具有可编程失调电压的确定性输入到输出相位校准。先进的基准输入监控块可确保稳健的时钟故障检测并在发生基准缺失(LOR) 时帮助将输出时钟干扰降至最低。 该器件可以使用通用的低频TCXO 或OCXO 来根据同步标准设置自由运行型或保持型输出频率稳定性。否则，在自由运行型或保持型频率稳定性和漂移不重要时，该器件可以使用标准XO。该器件可通过I²C 或SPI 接口实现完全编程，在通电后支持通过内部EEPROM 或ROM 进行自定义频率配置。EEPROM 在出厂时进行了预编程，且可根据需要进行系统内编程。

• 一个数字锁相环(DPLL)，具有：
• 无中断切换：±50ps 相位瞬态
• 具有快速锁定功能的可编程环路带宽
• 使用低成本TCXO/OCXO 实现符合标准的同步和保持模式
• 两个具备业界领先性能的模拟锁相环(APLL)：
• 312.5MHz 频率下50fs RMS 抖动(APLL1)
• 155.52MHz 频率下125fs RMS 抖动(APLL2)
• 两个基准时钟输入基于优先级的输入选择，在缺失参考时实现数字保持
• 具有可编程驱动器的八个时钟输出
• 多达6 个不同的输出频率
• AC-LVDS、AC-CML、AC-LVPECL、HCSL 和1.8V LVCMOS 输出格式
• 加电后自定义时钟的EEPROM/ROM
• 灵活的配置选项
• 输入和输出为1Hz (1PPS) 至800MHz
• XO/TCXO/OCXO 输入：10 至100MHz
• DCO 模式：< 0.001ppb/阶跃，可进行精确的时钟控制（IEEE 1588 PTP 从运行）
• 先进的时钟监控和状态
• I²C 或SPI 接口
• PSNR：–83dBc（3.3V 电源下噪声为50mVₚ₋ₚ）
• 3.3V 电源，提供1.8V、2.5V 或3.3V 输出
• 工业温度范围：-40℃ 至 +85℃

• SyncE (G.8262)、SONET/SDH（Stratum 3/3E、G.813、GR-1244、GR-253）、IEEE 1588 PTP从时钟，或光传输网络(G.709)
• 用于以太网交换机和路由器的400G 线卡、网络卡
• 无线基站(BTS)、无线回程
• 测试与测量、医疗成像
• 56G/112G PAM-4 PHY、ASIC、FPGA、SoC 和处理器的抖动消除、漂移衰减和基准时钟生成