IS43TR16256ECL-125LB2LI

以下是上电和初始化所需的顺序：

1. 施加电源（建议将RESET#保持在 0.2×VDD 以下；所有其他输入可以是未定义的）。RESET# 需要在稳定电源下保持至少 200μs。在 RESET# 释放之前的任何时间将 CKE 拉至“低”（最短时间 10ns）。电源电压从 300mV 到 VDD(min) 的上升时间不得超过 200ms；并且在上升期间，VDD > VDDQ 且 (VDD - VDDQ) < 0.3V。
   • VDD 和 VDDQ 由单个电源转换器输出驱动，并且除 VDD、VDDQ、VSS、VSSQ 之外的所有引脚的电压电平一侧必须小于或等于 VDDQ 和 VDD，另一侧必须大于或等于 VSSQ 和 VSS。此外，电源上升完成后，VTT 最大限制为 0.95V，并且 Vref 跟踪 VDDQ/2。
   • 或者，在 VDDQ 之前或同时施加 VDD 且无斜率反转。
   • 在 VTT 和 Vref 之前或同时施加 VDDQ 且无斜率反转。
   • 除 VDD、VDDQ、VSS、VSSQ 之外的所有引脚的电压电平一侧必须小于或等于 VDDQ 和 VDD，另一侧必须大于或等于 VSSQ 和 VSS。
2. RESET# 释放后，等待另外 500μs 直到 CKE 变为有效。在此期间，DRAM 将开始内部状态初始化；这将独立于外部时钟完成。
3. 在 CKE 变为有效之前，时钟（CK，CK#）需要启动并稳定至少 10ns 或 5 个 tCK（取较大值）。由于 CKE 是同步信号，必须满足相应的时钟建立时间（tIS）。此外，在 CKE 变为有效之前，必须注册一个 NOP 或取消选择命令（设置时钟建立时间 tIS）。

• 标准电压：VDD 和 VDDQ = 1.5V ± 0.075V
• 低电压（L）：VDD 和 VDDQ = 1.35V + 0.1V， - 0.067V，向后兼容 1.5V
• 8 个内部存储体用于并发操作
• 8n 位预取架构
• 可编程 CAS 延迟
• 可编程附加延迟：0、CL - 1、CL - 2
• 基于 tCK 的可编程 CAS 写延迟（CWL）
• 可编程突发长度：4 和 8
• 可编程突发序列：顺序或交错
• 动态 BL 切换
• 自动自刷新（ASR）
• 自刷新温度（SRT）
• 刷新间隔：7.8μs（8192 周期/64ms），Tc = - 40°C 到 85°C；3.9μs（8192 周期/32ms），Tc = 85°C 到 95°C；1.95μs（8192 周期/16ms），Tc = 95°C 到 105°C；0.97μs（8192 周期/8ms），Tc = 105°C 到 115°C；0.488μs（8192 周期/4ms），Tc = 115°C 到 125°C
• 部分阵列自刷新
• 异步复位引脚
• 配置：512Mx8、256Mx16
• 绿色封装：x16 采用 96 球 BGA（10mm×14mm）；x8 采用 78 球 BGA（10mm×14mm）
• 速度等级高达 1866
• 支持 TDQS（终结数据选通）（仅 x8）
• OCD（片外驱动器阻抗调整）
• 动态 ODT（片上终结）
• 驱动器强度：RZQ/7、RZQ/6（RZQ = 240Ω）
• 写电平调整
• DLL 关闭模式下最高 200MHz
• 工作温度：商用（Tc = 0°C 到 + 95°C）；工业（Tc = - 40°C 到 + 95°C）；汽车，A1（Tc = - 40°C 到 + 95°C）；汽车，A2（Tc = - 40°C 到 + 105°C）；汽车，A25（Tc = - 40°C 到 + 115°C）；汽车，A3（Tc = - 40°C 到 + 125°C）
• ECC 单比特错误保护（每 4 位）
• 1 比特错误纠正，2 比特错误检测
• 6 个 ECC 寄存器用于设置 ECC 功能，存储 ECC 事件状态
• 可通过模式寄存器访问或 I²C 接口（通过订购选项）访问 ECC 寄存器
• ERR 输出信号