TLV1549CPE4

TLV1549C、TLV1549I 和 TLV1549M 是 10 位、开关电容、逐次逼近型模数转换器。这些器件有两个数字输入和一个三态输出[片选 (CS)、输入输出时钟 (I/O CLOCK) 和数据输出 (DATA OUT)]，可与主处理器的串行端口提供三线接口。

采样保持功能是自动的。器件中集成的转换器具有差分高阻抗参考输入，便于进行比例转换、缩放，并将模拟电路与逻辑和电源噪声隔离。开关电容设计允许在整个工作自由空气温度范围内进行低误差转换。

TLV1549C 的工作温度范围为 0°C 至 70°C。TLV1549I 的工作温度范围为 -40°C 至 85°C。TLV1549M 的工作温度范围为 -55°C 至 125°C。

当片选 (CS) 无效（高电平）时，I/O CLOCK 输入最初被禁用，DATA OUT 处于高阻抗状态。当串行接口使 CS 有效（低电平）时，转换序列开始，I/O CLOCK 被启用，DATA OUT 从高阻抗状态移除。然后串行接口向 I/O CLOCK 提供 I/O CLOCK 序列，并从 DATA OUT 接收上一次的转换结果。I/O CLOCK 从主串行接口接收一个长度在 10 到 16 个时钟之间的输入序列。前十个 I/O 时钟为采样模拟输入提供控制时序。

TLV1549 有六种基本的串行接口时序模式。这些模式由 I/O CLOCK 的速度和 CS 的操作决定。这些模式包括：(1) 10 时钟传输且传输之间 CS 无效（高电平）的快速模式；(2) 10 时钟传输且 CS 持续有效（低电平）的快速模式；(3) 11 至 16 时钟传输且传输之间 CS 无效（高电平）的快速模式；(4) 16 位传输且 CS 持续有效（低电平）的快速模式；(5) 11 至 16 时钟传输且传输之间 CS 无效（高电平）的慢速模式；(6) 16 时钟传输且 CS 持续有效（低电平）的慢速模式。

在模式 1、模式 3 和模式 5 中，上一次转换的最高有效位 (MSB) 在 CS（上划线）的下降沿出现在 DATA OUT 上；在模式 2 和模式 4 中，在第十个 I/O CLOCK 的下降沿之后 21 μs 内出现；在模式 6 中，在第 16 个时钟下降沿之后出现。其余九位在 I/O CLOCK 的接下来九个下降沿移出。十位数据通过 DATA OUT 传输到主串行接口。使用的串行时钟脉冲数也取决于操作模式，但开始转换至少需要十个时钟脉冲。在第十个时钟下降沿，内部逻辑将 DATA OUT 拉低，以确保如果 I/O CLOCK 传输超过十个时钟，其余位值为零。

所有模式在第十个 I/O CLOCK 的下降沿之后需要至少 21 μs 的时间才能开始新的传输序列。在串行 I/O CLOCK 数据传输期间，CS 必须有效（低电平），以便启用 I/O CLOCK 输入。当 CS 在数据传输之间切换（模式 1、3 和 5）时，只有在转换后电平保持至少 1.425 μs 时，CS 处的转换才被视为有效。如果传输超过十个 I/O 时钟（模式 3、4、5 和 6），第十一个时钟的上升沿必须在第十个 I/O CLOCK 的下降沿之后 9.5 μs 内出现；否则，器件可能会与主串行接口失去同步，必须切换 CS 以恢复正常操作。

当串行 I/O CLOCK 数据传输在第十个 I/O CLOCK 的下降沿之后 21 μs 内完成时，器件处于快速模式。使用 10 时钟串行传输时，器件只能以快速模式运行。

在这种模式下，串行 I/O-CLOCK 传输之间 CS（上划线）无效（高电平），每次传输为十个时钟长。CS（上划线）的下降沿通过将 DATA OUT 从高阻抗状态移除来开始序列。CS（上划线）的上升沿在指定延迟时间内将 DATA OUT 返回到高阻抗状态，从而结束序列。此外，CS（上划线）的上升沿在建立时间加上两个下降沿内禁用 I/O CLOCK。

• 3.3V 电源供电
• 10 位分辨率模数转换器 (ADC)
• 内置采样保持功能
• 总未调整误差：最大 ±1 LSB
• 片上系统时钟
• 与 TLC1549 和 TLC1549x 引脚兼容
• CMOS工艺