IS43LD16640D-18BLI-TR
1Gb 移动型 LPDDR2 S4 SDRAM
- 描述
- IS43/46LD16640D/32320D是1Gb CMOS LPDDR2 SDRAM，内部配置为8个bank。该设备使用双倍数据率架构实现高速操作。双倍数据率架构本质上是一个4N预取架构，设计用于在每个I/O引脚上每时钟周期传输两个数据位。该设备支持高速未终止逻辑(HSUL_12) I/O接口，时钟频率范围为10MHz到533MHz。
- 品牌名称
- ISSI(美国芯成)
- 商品型号
- IS43LD16640D-18BLI-TR
- 商品编号
- C20189622
- 商品封装
- VFBGA-134(10x11.5)
- 包装方式
- 编带
- 商品毛重
- 0.57克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 同步动态随机存取内存(SDRAM) |
| 属性 | 参数值 | |
|---|---|---|
| 功能特性 | 自动预充电；自动重置；自动刷新；高速时钟同步 |
商品概述
IS43/46LD16640D/32320D是1Gbit的CMOS LPDDR2 DRAM。该器件组织为8个存储体，每个存储体包含8M个16位字或4M个32位字。此产品采用双数据速率架构以实现高速运行。双数据速率架构本质上是一种4N预取架构，其接口设计为在I/O引脚上每个时钟周期传输两个数据字。该产品提供完全同步操作，参考时钟的上升沿和下降沿。数据路径在内部进行流水线处理，并预取4n位以实现非常高的带宽。
LPDDR2 - S4是一种高速SDRAM器件，内部配置为8存储体存储器。该器件包含1,073,741位（1Gbit）。所有LPDDR2器件在命令/地址（CA）总线上采用双数据速率架构，以减少系统中的输入引脚数量。10位CA总线包含命令、地址和存储体/行缓冲器信息。每个命令使用一个时钟周期，在此期间，命令信息在时钟的正边沿和负边沿上传输。
此LPDDR2 - S4器件还在DQ引脚上采用双数据速率架构以实现高速运行。双数据速率架构本质上是一种4n预取架构，其接口设计为在I/O引脚上每个时钟周期每个DQ传输两个数据位。对存储器件的单次读或写访问实际上包括在内部SDRAM核心进行一次4n位宽、一个时钟周期的数据传输，以及在I/O引脚上进行四次相应的n位宽、半个时钟周期的数据传输。
对LPDDR2的读写访问是突发式的；访问从选定位置开始，并按编程顺序持续访问编程数量的位置。访问从激活命令的注册开始，随后是读或写命令。与激活命令同时注册的地址和BA位用于选择要访问的行和存储体。与读或写命令同时注册的地址位用于选择存储体和突发访问的起始列位置。
在正常运行之前，LPDDR2必须进行初始化。以下部分提供了有关器件初始化、寄存器定义、命令描述和器件操作的详细信息。
商品特性
- 低电压核心和I/O电源：VDD2 = 1.14 - 1.30V，VDDCA/VDDQ = 1.14 - 1.30V，VDD1 = 1.70 - 1.95V；高速未端接逻辑(HSUL_12) I/O接口
- 时钟频率范围：10MHz至533MHz（数据速率范围：每个I/O为20Mbps至1066Mbps）
- 四位预取DDR架构
- 复用、双数据速率、命令/地址输入；八个内部存储体用于并发操作
- 每个数据字节的双向/差分数据选通（DQS/DQS#）
- 可编程读写延迟（RL/WL）和突发长度（4、8或16）；ZQ校准
- 片上温度传感器以控制自刷新速率
- 部分阵列自刷新（PASR）
- 深度掉电模式（DPD）
- 工作温度：商业级（Tc = 0°C至85°C）；工业级（Tc = -40°C至85°C）；汽车级A1（Tc = -40°C至85°C）；汽车级A2（Tc = -40°C至105°C）；汽车级A25（Tc = -40°C至115°C）
- 配置：64Mx16（8M x 16 x 8存储体）；32Mx32（4M x 32 x 8存储体）
- 绿色封装：x16 / x32采用134球BGA；x32采用168球PoP BGA