TMS320C6657CZHA

C665x 是基于 TI 的 KeyStone 多核架构的高性能定点和浮点 DSP。集成了新的创新 C66x DSP 核心，该设备的核心速度可高达 1.25 GHz。对于广泛的应用开发者而言，C665x DSP 提供了一个能效高且易于使用的平台。此外，C665x DSP 完全向后兼容现有的所有 C6000 系列定点和浮点 DSP。

TI 的 KeyStone 架构提供了一个可编程平台，集成了各种子系统（C66x 核心、内存子系统、外设和加速器），并使用了多种创新组件和技术来最大化设备内部和设备间的通信，使各种 DSP 资源能够高效无缝地运行。这一架构的关键组件包括多核导航器，它允许在不同设备组件之间进行高效的数据管理。TeraNet 是一种无阻塞交换结构，可以实现快速且无冲突的内部数据传输。多核共享内存控制器允许直接访问共享内存和外部内存，而不会占用交换结构容量。

对于定点应用，C66x 核心具有 GGx+ 核心 4 倍的乘累加 (MAC) 能力。此外，C66x 核心集成了浮点功能，每个核心的原始计算性能在业界领先，为每核心 40 GMACS 和每核心 20 GFLOPS（在 1.25 GHz 工作频率下）。C66x 核心每周期可以执行 8 次单精度浮点 MAC 操作，并且可以执行双精度和混合精度操作，符合 IEEE 754 标准。与 C64x+ 核心相比，C66x 核心增加了 90 条新指令，针对浮点和矢量数学处理进行了优化。这些增强显著提高了信号处理、数学运算和图像采集函数中常用 DSP 内核的性能。C66x 核心向后代码兼容 TI 上一代 C6000 系列定点和浮点 DSP 核心，确保软件的可移植性，并缩短了迁移到更快硬件的应用程序的软件开发周期。

C665x DSP 集成了大量的片上内存。除了 32KB 的 L1 程序和数据缓存之外，还有 1024KB 的专用内存可以配置为映射 RAM 或缓存。该设备还集成了 1024KB 的多核共享内存，可用作共享 L2 SRAM 和/或共享 L3 SRAM。所有 L2 存储器都包含错误检测和纠错功能。为了快速访问外部存储器，该设备包括一个 32 位 DDR-3 外部存储器接口 (EMIF)，工作频率为 1333 MHz，并支持 ECC DRAM。

这一系列支持多种高速标准接口，包括 RapidIO ver 2、PCI Express Gen2 和千兆以太网。这一系列 DSP 还包括 I2C、UART、多通道缓冲串行端口 (McBSP)、通用并行端口 (uPP) 和 16 位异步 EMIF，以及通用 CMOS I/O。为了实现设备间或与 FPGA 之间的高吞吐量、低延迟通信，还包括了一个称为 HyperLink 的 40 Gbaud 全双工接口。

C665x 设备拥有一整套开发工具，其中包括：增强型 C 编译器、简化编程和调度的汇编优化器，以及用于查看源代码执行情况的 Windows 调试器界面。

• 电源保护系统
• 货币检验和机器视觉
• 医学成像
• 其他嵌入式系统
• 工业运输系统