SN74LVCH16646ADLR
SN74LVCH16646ADLR
- 描述
- SN74LVCH16646A 具有三态输出的 16 位总线收发器和寄存器
- 品牌名称
- TI(德州仪器)
- 商品型号
- SN74LVCH16646ADLR
- 商品编号
- C1879780
- 商品封装
- SSOP-56-300mil
- 包装方式
- 编带
- 商品毛重
- 0.001克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 缓冲器/驱动器/收发器 | |
| 输入类型 | - | |
| 输出类型 | 三态 | |
| 工作电压 | 1.65V~3.6V | |
| 每个元件位数 | 16 | |
| 通道类型 | 双向 | |
| 灌电流(IOL) | 24mA |
| 属性 | 参数值 | |
|---|---|---|
| 拉电流(IOH) | 24mA | |
| 系列 | 74LVCH | |
| 工作温度 | -40℃~+85℃ | |
| 静态电流(Iq) | 20uA | |
| 传播延迟(tpd) | 5.7ns@3.3V | |
| 功能特性 | 掉电隔离;输出使能;总线保持;电平转换 |
商品概述
这是一款16位总线收发器和寄存器,设计用于VCC为1.65 V至3.6 V的工作环境。SN74LVCH16646A可用作两个8位收发器或一个16位收发器。该器件由总线收发器电路、D型触发器和控制电路组成,电路排列支持从输入总线直接或从内部寄存器多路复用传输数据。A总线或B总线上的数据在对应时钟(CLKAB或CLKBA)输入的低到高跳变沿被锁存到寄存器中。输出使能(OE)和方向控制(DIR)输入控制收发器功能。在收发器模式下,高阻抗端口的现有数据可存储在一个或两个寄存器中。选择控制(SAB和SBA)输入可对存储数据和实时(透明模式)数据进行多路复用。选择控制所用电路可消除多路复用器在存储数据和实时数据切换期间产生的典型解码毛刺。当OE为低电平时,DIR决定哪条总线接收数据。在隔离模式(OE为高电平)下,A总线数据可存储在一个寄存器,和/或B总线数据可存储在另一个寄存器。该器件针对使用Ioff的部分掉电应用进行了全规格设计。Ioff电路会禁用输出,防止器件掉电时产生有害的反向电流。当输出功能禁用时,输入功能仍然保持使能,可用于存储和传输数据。同一时间仅能驱动A总线或B总线中的一条。输入可由3.3 V或5 V器件驱动。该特性允许该器件在混合3.3 V/5 V系统环境中用作电平转换器。为确保上电或掉电期间保持高阻抗状态,OE应通过上拉电阻连接至VCC;电阻的最小值由驱动器的灌电流能力决定。有源总线保持电路可将未使用或未驱动的输入保持在有效逻辑状态。不建议配合总线保持电路使用上拉或下拉电阻。
商品特性
- 属于Texas Instruments Widebus™家族
- 工作电压范围为1.65 V至3.6 V
- 输入可承受电压最高达5.5 V
- 最高tpd为5.7 ns(3.3 V条件下)
- 典型VOLP(输出接地反弹)< 0.8 V,条件为VCC = 3.3 V,TA = 25℃
- 典型VOHV(输出VOH下冲)> 2 V,条件为VCC = 3.3 V,TA = 25℃
- 所有端口支持混合模式信号操作(5 V输入/输出电压,搭配3.3 V VCC)
- Ioff支持部分掉电模式工作
- 数据输入带总线保持,无需外部上拉/下拉电阻
- 闩锁性能超过250 mA,符合JESD 17标准
- ESD防护符合JESD 22标准
- 2000-V 人体模型(A114-A)
- 200-V 机器模型(A115-A)
- 1000-V 带电器件模型(C101)
- SN74LVC1G07DSF2
- SN74LVC2G17DCK3
- SN74ALVC16244ADLR
- CAHCT240IPWRG4Q1
- CLVC244AQDWRG4Q1
- SN74AHCT16541DLR
- SN74AHCT16244DLR
- SN74LVC828APWT
- SN74LVC652APWT
- CD74HC365M96
- CD74HCT240M96
- CLVC540AQDWRG4Q1
- SN74AHC540DBR
- SN74LVT125DBR
- CY74FCT2543CTQCT
- SN74ABT541BIPWRQ1
- SN74LVC16245ADGVR
- SN74AUP2G125YFPR
- SN74LV541ATRGYR
- CY74FCT2541TQCT
- SN74AUC2G07DCKR


