CD40102BNSR

CD40102B和CD40103B是额定20V的高压型CMOS 8级可预置同步递减计数器，其中CD40102B为双十进制BCD型，CD40103B为8位二进制型。该系列器件由一个8级同步递减计数器构成，带有一个单输出，当内部计数为零时输出激活。CD40102B配置为两个级联的4位BCD计数器，CD40103B包含一个单8位二进制计数器。每个型号都带有控制输入，用于启用或禁用时钟、将计数器清零至最大计数、以及对计数器进行同步预置或异步预置。所有控制输入和CARRY-OUT/ZERO-Detect输出均为低电平有效逻辑。正常工作时，每个时钟正跳变沿计数器减一计数。当进位输入/计数器使能（CI/CE）输入为高电平时，禁止计数。当CI/CE输入为低电平且计数达到零时，进位输出/零检测（CO/ZD）输出变低，并保持低电平一个完整时钟周期。当同步预置使能（SPE）输入为低电平时，无论CI/CE输入状态如何，下一个时钟正跳变沿都会将JAM输入的数据打入计数器。当异步预置使能（APE）输入为低电平时，无论SPE、CI/CE或时钟输入的状态如何，都会将JAM输入的数据异步强制写入计数器。JAM输入J0-J7对于CD40102B代表两个4位BCD字，对于CD40103B代表单个8位二进制字。当清零（CLR）输入为低电平时，无论任何其他输入的状态如何，计数器都会异步清零至其最大计数（CD40102B为9910，CD40103B为25510），控制输入之间的优先级关系在真值表中给出。如果零计数时除CI/CE以外的所有控制输入均为高电平，计数器将跳至最大计数，得到长度为100或256个时钟脉冲的计数序列。这会使CO/ZD输出变低，从而在每个后续时钟脉冲启用时钟。CD40102B和CD40103B可使用CI/CE输入和CO/ZD输出进行级联，支持同步模式或纹波模式。CD40102B和CD40103B提供多种封装:16引脚双列直插塑料封装（后缀E）、16引脚小外形封装（后缀NSR）、16引脚薄型收缩小外形封装（后缀PW和PWR）；CD40103B还提供16引脚密封双列直插陶瓷封装（后缀F3A）。

• 支持同步预置或异步预置
• 中速运行:VDD = 10V时典型时钟频率fCL为3.6 MHz
• 可级联
• 20V电压下100%静态电流测试
• 全封装温度范围下，18V时最大输入电流为1μA；18V、25℃时最大输入电流为100nA
• 全封装温度范围下满足噪声容限要求:VDD = 5V时为1V，VDD = 10V时为2V，VDD = 15V时为2.5V
• 标准化、对称输出特性
• 支持5V、10V、15V参数额定值
• 满足JEDEC Tentative Standard No. 13B《Standard Specifications for Description of B' Series CMOS Devices》的所有要求

• N分频计数器
• 可编程定时器
• 中断定时器
• 循环/程序计数器