SN74LVC652APWT

SN54LVC652A八进制总线收发器和寄存器，专为2.7 V至3.6 V VCC工作设计，SN74LVC652A八进制总线收发器和寄存器，专为1.65 V至3.6 V VCC工作设计。SN54LVC652A提供JT、W、FK封装，SN74LVC652A提供DB、DW、NS、PW封装。这些器件由总线收发器电路、D型触发器和控制电路组成，电路排列用于从数据总线直接或从内部存储寄存器多路传输数据。输出使能（OEAB和OEBA）输入用于控制收发器功能，选择控制（SAB和SBA）输入用于选择传输实时数据还是存储数据。选择控制所用电路消除了多路复用器在存储数据和实时数据切换期间通常出现的解码毛刺。低电平输入选择实时数据，高电平输入选择存储数据。在适当的时钟（CLKAB或CLKBA）输入的低到高跳变时，A总线或B总线上的数据或两者都存储在内部D型触发器中，与选择控制引脚或使能控制引脚无关。当SAB和SBA处于实时传输模式时，可同时使能OEAB和OEBA，无需使用内部D型触发器即可存储数据。在此配置中，每个输出增强其输入。当两组总线的所有其他数据源都处于高阻抗时，每组总线保持其最后状态。输入可由3.3 V器件或5 V器件驱动，该特性允许这些器件在混合3.3 V/5 V系统环境中用作转换器。这些器件完全符合部分掉电应用的规范要求，Ioff电路禁用输出，防止器件掉电时产生破坏性的回流电流。为了在上电或掉电期间确保高阻抗状态，OEBA应通过上拉电阻连接到VCC，OEAB应通过下拉电阻连接到GND；电阻的最小值由驱动器的灌电流/拉电流能力决定。数据输出功能可通过OEAB或OEBA的各种电平组合启用或禁用，数据输入功能始终处于启用状态；即，在时钟输入的每次低到高跳变时，总线端子的数据都会被存储。选择控制为低电平时，时钟可同时工作；选择控制为高电平时，时钟必须交错以加载两个寄存器。

• 工作电压范围1.65 V 至 3.6 V
• 输入可接受电压高达5.5 V
• 3.3 V下最大tpd为7.4 ns
• 典型VOLP（输出接地反弹）在VCC = 3.3 V、TA = 25℃时小于0.8 V
• 典型VOHV（输出VOH下冲）在VCC = 3.3 V、TA = 25℃时大于2 V
• 支持所有端口的混合模式信号操作（3.3 V VCC下支持5 V输入/输出电压）
• Ioff支持部分掉电模式操作
• ESD防护超过JESD 22
• 2000-V人体模型（A114-A）
• 200-V机器模型（A115-A）
• 1000-V带电器件模型（C101）