AD9574BCPZ

AD9574是一款多输出时钟发生器，内置专门为以太网和千兆以太网线路卡应用优化的锁相环（PLL）内核。该整数N PLL设计基于成熟的高性能、低抖动频率合成器系列，可最大限度提升网络性能。AD9574也适用于其他对低相位噪声和抖动性能有要求的应用。 要将AD9574配置用于特定应用，只需将外部上拉或下拉电阻连接到相应的引脚程序读取器引脚（PPRx）。这些引脚可控制内部分频器，以实现所需的频率转换、时钟输出功能和输入参考功能。将外部19.44 MHz或25 MHz振荡器连接到REF0_P/REF0_N或REF1_P/REF1_N参考输入引脚中的一个或两个，即可产生由PPRx引脚规定的一组输出频率。将稳定的时钟源（8 kHz/10 MHz/19.44 MHz/25 MHz/38.88 MHz）连接到监控时钟输入，可启用可选的监控电路，为REF0或REF1提供服务质量（QoS）状态信息。 PLL部分包括低噪声相位 - 频率检测器（PFD）、精密电荷泵（CP）、部分集成的环路滤波器（LF）、低相位噪声压控振荡器（VCO）以及反馈和输出分频器。分频器的值取决于PPRx引脚。集成环路滤波器仅需一个连接到LF引脚的外部电容。 AD9574采用48引脚7 mm×7 mm LFCSP封装，仅需一个3.3 V电源供电。工作温度范围为 -40℃至 +85℃。

• 冗余输入参考时钟功能
• 参考监控功能
• 完全集成的VCO/PLL内核
• 抖动（均方根）：在156.25 MHz时，10 kHz至10 MHz范围内的均方根抖动为0.234 ps；在156.25 MHz时，12 kHz至20 MHz范围内的均方根抖动为0.243 ps
• 输入频率：19.44 MHz或25 MHz
• 预设频率转换：使用19.44 MHz输入参考时，输出频率为19.44 MHz、38.88 MHz、77.76 MHz、155.52 MHz；使用25 MHz输入参考时，输出频率为25 MHz、33.33 MHz、50 MHz、66.67 MHz、80 MHz、100 MHz、125 MHz、133.3 MHz、156.25 MHz、160 MHz、312.5 MHz
• 输出驱动格式：HSTL、LVDS、HCSL以及1.8 V和3.3 V CMOS
• 集成环路滤波器（仅需一个外部电容）
• 两路参考时钟输出
• 通过绑定引脚（PPRx）进行器件配置
• 节省空间的7 mm×7 mm 48引脚LFCSP封装
• 3.3 V工作电压

• 以太网线路卡、交换机和路由器
• SATA和PCI Express
• 低抖动、低相位噪声时钟生成