GS816036DGT-333I

GS816018/32/36DGT是一款18,874,368位高性能同步静态随机存取存储器（SRAM），带有2位突发地址计数器。该器件最初为支持高性能CPU的二级缓存应用而开发，现在可应用于同步SRAM应用，范围从数字信号处理器（DSP）主存储到网络芯片组支持。地址、数据输入/输出（I/O）、芯片使能（E1、E2、E3）、地址突发控制输入（ADSP、ADSC、ADV）和写控制输入（Bx、BW、GW）是同步的，由正边沿触发的时钟输入（CK）控制。输出使能（G）和掉电控制（ZZ）是异步输入。突发周期可以通过ADSP（上划线）或ADSC（上划线）输入启动。在突发模式下，后续的突发地址在内部生成，并由ADV（上划线）控制。突发地址计数器可以通过线性突发顺序（LBO）输入配置为按线性或交错顺序计数。突发功能并非必须使用，每个周期都可以加载新地址而不影响芯片性能。数据输出寄存器的功能可以由用户通过FT模式引脚（引脚14）控制。将FT模式引脚置低使RAM处于直通模式，使输出数据绕过数据输出寄存器；将FT置高使RAM处于流水线模式，激活上升沿触发的数据输出寄存器。字节写操作通过使用字节写使能（BW）输入与一个或多个单独的字节写信号（Bx）组合来执行。此外，全局写（GW）可用于一次写入所有字节，而不考虑字节写控制输入。低功耗（睡眠模式）通过断言（高电平）ZZ信号或停止时钟（CK）来实现，在睡眠模式下内存数据保持不变。GS816018/32/36DGT工作在3.3V或2.5V电源下，所有输入与3.3V和2.5V兼容。单独的输出电源（VDDQ）引脚用于将输出噪声与内部电路解耦，并且与3.3V和2.5V兼容。

• 具有FT引脚，可实现用户可配置的直通或流水线操作
• 单周期取消选择（SCD）操作
• 2.5V或3.3V ±10%的核心电源
• 2.5V或3.3V的输入/输出（I/O）电源
• 具有LBO引脚，支持线性或交错突发模式
• 模式引脚上的内部输入电阻允许模式引脚浮空
• 默认采用交错流水线模式
• 支持字节写（BW上划线）和/或全局写（GW上划线）操作
• 内部自定时写周期
• 为便携式应用提供自动掉电功能
• 提供符合RoHS标准的100引脚TQFP封装

• 数字信号处理器（DSP）主存储
• 网络芯片组支持