GS8342DT20BGD-500I

GS8342DT06/11/20/38BD符合SigmaQuad - II+ SRAM引脚标准，用于独立I/O同步SRAM。它们是37,748,736位（36Mb）的SRAM，是低功耗、低电压HSTL I/O SRAM系列的一部分，旨在以实现经济高效的高性能网络系统所需的速度运行。独立I/O SRAM在需要交替读写的应用中很有吸引力，SigmaQuad - II+ SRAM接口和真值表针对交替读写进行了优化，但在需要多次读或多次写的应用中不受欢迎，因为独立I/O SRAM的突发读或写传输会使RAM带宽减半。

• 2.5 时钟延迟
• 同时读写 SigmaQuad 接口
• JEDEC 标准引脚排列和封装
• 双倍数据率接口
• 字节写入控制在数据输入时采样
• 4次突发读写
• 数据(D)、字节写入(BW)和时钟(K, K)输入上的双范围片上终端(ODT)
• 1.8 V ±100 mV 核心电源供应
• 1.5 V 或 1.8 V HSTL 接口
• 流水线读操作
• 完全一致的读写流水线
• 用于可编程输出驱动强度的ZQ引脚
• 数据有效引脚(QVLD)支持
• IEEE 1149.1 JTAG兼容边界扫描
• 165凸点，13 mm × 15 mm，1 mm凸点间距BGA封装
• 符合RoHS的165凸点BGA封装可用