GS8662T36BGD-400I

GS8662T08/09/18/36BD符合通用I/O同步SRAM的SigmaDDR - II SRAM引脚排列标准，是75,497,472位（72Mb）的SRAM。它们是低功耗、低电压HSTL I/O SRAM系列的一部分，旨在以实现经济高效的高性能网络系统所需的速度运行。

• 同时读写SigmaDDRTM接口
• 通用I/O总线
• JEDEC标准引脚排列和封装
• 双倍数据速率接口
• 字节写入（x36、x18和x9）和半字节写入（x8）功能
• 2次突发读写
• 1.8V ± 100mV核心电源
• 1.5V或1.8V HSTL接口
• 带自定时延迟写入的流水线读取操作
• 完全连贯的读写流水线
• 用于可编程输出驱动强度的ZQ引脚
• 符合IEEE 1149.1 JTAG的边界扫描
• 与现有的9Mb、18Mb、36Mb和72Mb设备引脚兼容
• 165球、13mm × 15mm、1mm球间距BGA封装
• 提供符合RoHS标准的165球BGA封装

• 读主导应用
• 块传输应用