GS8128436GB-250I

GS8128418/36是一款具有2位突发地址计数器的150,994,944位高性能同步静态随机存取存储器（SRAM）。该器件最初是为支持高性能CPU的二级缓存应用而开发的，现在可应用于同步SRAM应用，范围从DSP主存储到网络芯片组支持。地址、数据输入输出、芯片使能（E1）、地址突发控制输入（ADSP（上划线）、ADSC（上划线）、ADV（上划线））和写控制输入（Bx（上划线）、BW（上划线）、GW（上划线））是同步的，并由正边沿触发的时钟输入（CK）控制。输出使能（G（上划线））和掉电控制（ZZ）是异步输入。突发周期可以通过ADSP（上划线）或ADSC（上划线）输入启动。在突发模式下，后续的突发地址在内部生成，并由ADV（上划线）控制。突发地址计数器可以通过线性突发顺序（LBO）输入配置为按线性或交错顺序计数。突发功能并非必须使用，每个周期都可以加载新地址，而不会降低芯片性能。

• FT引脚用于用户可配置的流通过或流水线操作
• 可选择单周期/双周期取消选择
• 符合IEEE 1149.1 JTAG兼容的边界扫描
• ZQ模式引脚用于用户可选择的高/低输出驱动
• 2.5 V +10%/-10%核心电源供应
• 3.3 V +10%/-10%核心电源供应
• 2.5 V或3.3 V I/O电源供应
• LBO引脚用于线性或交错突发模式
• 模式引脚上的内部输入电阻允许引脚浮空
• 默认SCD x18/x36交错流水线模式
• 字节写入(BW)和/或全局写入(GW)操作
• 内部自定时写入周期
• ZZ引脚用于自动掉电
• JEDEC标准119凸点BGA封装
• 符合RoHS的119凸点BGA封装可用

• 用于高性能CPU的二级缓存应用
• DSP主存储器
• 网络芯片组支持