GS840Z18CGT-250I

GS840Z18/36CGT 是一款 4Mb 同步静态 SRAM。NBT SRAM 与类似流水线读取/双延迟写入或直通读取/单延迟写入的 SRAM 一样，通过消除在读写周期切换时需要插入取消选择周期的需求，实现了全部可用总线带宽的利用。由于是同步器件，地址、数据输入以及读写控制输入均在输入时钟的上升沿捕获。突发顺序控制（LBO）必须连接到电源轨以确保正常工作。异步输入包括睡眠模式使能（ZZ）和输出使能。输出使能可用于覆盖输出驱动器的同步控制，随时关闭 RAM 的输出驱动器。写周期内部自定时，由时钟输入的上升沿启动。此特性消除了异步 SRAM 所需的复杂片外写脉冲生成，简化了输入信号时序。GS840Z18/36CGT 可由用户配置为流水线模式或直通模式。作为流水线同步器件，除了捕获输入信号的上升沿触发寄存器外，该器件还包含一个上升沿触发的输出寄存器。对于读周期，流水线 SRAM 输出数据在访问周期期间由边沿触发输出寄存器暂时存储，然后在下一个时钟上升沿释放到输出驱动器。GS840Z18/36CGT 采用高性能 CMOS 技术实现，并提供符合 RoHS 标准、JEDEC 标准的 100 引脚 TQFP 封装。

• 256K x 18 和 128K x 36 配置
• 用户可配置流水线和直通模式
• NBT（无总线周转）功能实现零等待读写读总线利用率
• 与流水线和直通同步 SRAM 完全引脚兼容
• 与 2Mb、9Mb 和 18Mb 器件引脚兼容
• 3.3V ±10% 核心电源供电
• 2.5V 或 3.3V I/O 电源
• LBO 引脚用于线性或交错突发模式
• 字节写操作（9 位字节）
• 3 个芯片使能信号便于深度扩展
• 时钟控制、寄存器地址、数据和控制
• ZZ 引脚用于自动掉电
• 符合 RoHS 标准的 100 引脚 TQFP 封装