CY62128-70SCT
CY62128-70SCT
SMT扩展库PCB免费打样
私有库下单最高享92折
- 商品型号
- CY62128-70SCT
- 商品编号
- C2956754
- 商品封装
- SOIC-32
- 包装方式
- 管装
- 商品毛重
- 2.16克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 静态随机存取存储器(SRAM) | |
| 接口类型 | 并口(Parallel) | |
| 存储容量 | 1Mbit | |
| 工作电压 | 4.5V~5.5V | |
| 读写时间 | 70ns |
| 属性 | 参数值 | |
|---|---|---|
| 工作温度 | 0℃~+70℃ | |
| 工作电流 | 110mA | |
| 待机电流 | 10mA | |
| 功能特性 | 自动掉电功能 |
商品概述
CY62128是一款高性能CMOS静态随机存取存储器,其组织架构为131,072字×8位。该器件通过低电平有效的片选一(CE1)、高电平有效的片选二(CE2)、低电平有效的输出使能(OE)以及三态驱动器,提供了便捷的内存扩展能力。该器件具备自动掉电功能,当未被选中时,功耗可降低超过75%。写入操作通过使CE1和写使能(WE)输入为低电平、CE2输入为高电平来完成,此时数据通过八个输入/输出引脚(I/O0至I/O7)写入由地址引脚(A0至A16)指定的位置。读取操作通过使CE1和OE为低电平,同时保持WE和CE2为高电平来完成,此时指定地址存储单元的内容将出现在输入/输出引脚上。当器件未被选中(CE1为高或CE2为低)、输出被禁用(OE为高)或处于写入操作期间(CE1低、CE2高且WE低)时,八个输入/输出引脚(I/O0至I/O7)将处于高阻态。该器件提供标准的400密耳宽SOJ、525密耳宽(450密耳宽体宽)SOIC以及32引脚TSOP I型封装。
商品特性
- 工作电压范围:4.5V至5.5V
- 采用CMOS工艺,实现良好的速度与功耗平衡
- 低工作功耗(70纳秒,LL版本):最大330毫瓦(60毫安)
- 低待机功耗(70纳秒,LL版本):最大110微瓦(20微安)
- 未选中时自动进入低功耗模式
- 输入和输出与TTL电平兼容
- 通过CE1、CE2和OE选项,便于进行内存扩展
- CY621282BNLL-70SXEKJ
- CY62127DV30LL-70ZI
- CY62127DV30LL-70BVXI
- CY62127DV30LL-70BVI
- CY62127DV30LL-55ZI
- CY62127DV30LL-55BVI
- CY62127DV30LL-45ZXI
- CY62127DV30L-55ZXI
- CY62127DV30L-55BVI
- CY62127BVLL-70BKI
- CY62126EV30LL-55ZSXE
- CY62126ESL-45ZSXI
- CY62126DV30LL-70ZI
- CY62126DV30LL-70BVXI
- CY62126DV30LL-55ZXIT
- CY62126DV30LL-55ZXI
- CY62126DV30LL-55BVXI
- CY62126DV30L-55ZIT
- CY62126DV30L-55ZI
- CY62126DV30L-55BVI
- CY7C2245KV18-450BZXI
- CY621282BNLL-70SXEKJ
- CY62127DV30LL-70ZI
- CY62127DV30LL-70BVXI
- CY62127DV30LL-70BVI
- CY62127DV30LL-55ZI
- CY62127DV30LL-55BVI
- CY62127DV30LL-45ZXI
- CY62127DV30L-55ZXI
- CY62127DV30L-55BVI
- CY62127BVLL-70BKI
- CY62126EV30LL-55ZSXE
- CY62126ESL-45ZSXI
- CY62126DV30LL-70ZI
- CY62126DV30LL-70BVXI
- CY62126DV30LL-55ZXIT
- CY62126DV30LL-55ZXI
- CY62126DV30LL-55BVXI
- CY62127DV30LL-70ZIT
- MB89P475-102P-G-SH-JNE1
- CY8CKIT-146
- CY62126EV18LL-70BVXI

