CY7C1354C-200AXT

CY7C1354C和CY7C1356C分别是3.3V、256K x 36和512K x 18的同步流水线突发静态随机存取存储器（SRAM），具有无总线延迟（NoBL）逻辑。它们旨在支持无等待状态的无限次真正的连续读写操作。CY7C1354C和CY7C1356C配备了先进的（NoBL）逻辑，可在每个时钟周期传输数据的情况下实现连续的读写操作。此特性显著提高了需要频繁进行写/读转换的系统中的数据吞吐量。CY7C1354C和CY7C1356C与ZBT设备引脚兼容且功能等效。所有同步输入通过由时钟上升沿控制的输入寄存器，所有数据输出通过由时钟上升沿控制的输出寄存器。时钟输入由时钟使能（CEN）信号限定，当该信号无效时，操作暂停并延长前一个时钟周期。写操作由字节写选择（CY7C1354C为BW a上划线 - BW d上划线，CY7C1356C为BW a上划线 - BW b上划线）和写使能（WE）输入控制。所有写操作均通过片上同步自定时写电路进行。三个同步片选使能（CE 1上划线、CE 2、CE 3上划线）和一个异步输出使能（OE）便于进行存储体选择和输出三态控制。为避免总线争用，输出驱动器在写序列的数据部分期间同步三态化。

• 引脚与ZBT兼容且功能等效
• 支持250 MHz总线操作，零等待状态，可用速度等级为250、200和166 MHz
• 内部自定时输出缓冲器控制，无需使用异步OE
• 全寄存器（输入和输出）用于流水线操作
• 具备字节写能力
• 单3.3V电源（VDD）
• 3.3V或2.5V I/O电源（VDDQ）
• 快速时钟到输出时间，250 MHz器件为2.8 ns
• 时钟使能（CEN）引脚用于暂停操作
• 同步自定时写
• 提供无铅100引脚TQFP封装、无铅和有铅119球BGA封装以及165球FBGA封装
• 符合IEEE 1149.1 JTAG边界扫描
• 具备突发能力，线性或交错突发顺序
• “ZZ”睡眠模式选项和停止时钟选项