CY7C1356CV25-250AXC

CY7C1354CV25 和 CY7C1356CV25 分别是 2.5V、256K x 36 和 512K x 18 的同步流水线突发 SRAM，具有无总线延迟（NoBL）逻辑。它们旨在支持无等待状态的无限真正背靠背读写操作。CY7C1354CV25 和 CY7C1356CV25 配备了先进的（NoBL）逻辑，可实现连续的读写操作，数据在每个时钟周期传输。此特性显著提高了需要频繁读写转换的系统中的数据吞吐量。CY7C1354CV25 和 CY7C1356CV25 与 ZBT 设备引脚兼容且功能等效。所有同步输入通过由时钟上升沿控制的输入寄存器。所有数据输出通过由时钟上升沿控制的输出寄存器。时钟输入由时钟使能（CEN）信号限定，当该信号无效时，操作暂停并延长前一个时钟周期。写操作由字节写选择（CY7C1354CV25 的 BW(a) - BW(d) 和 CY7C1356CV25 的 BW(a) - BW(b)）和写使能（WE）输入控制。所有写操作均通过片上同步自定时写电路进行。三个同步芯片使能（CE1、CE2、CE3）和一个异步输出使能（OE）便于进行存储体选择和输出三态控制。为避免总线争用，在写序列的数据部分期间，输出驱动器同步三态化。

• 与 ZBT 引脚兼容且功能等效，支持 250MHz 无等待状态的总线操作，可用速度等级为 250、200 和 166MHz
• 内部自定时输出缓冲控制，无需使用异步 OE
• 完全寄存器化（输入和输出）以实现流水线操作
• 具备字节写能力
• 单 2.5V 电源（VDD）
• 快速时钟到输出时间：2.8ns（250MHz 器件）
• 时钟使能（CEN）引脚可暂停操作
• 同步自定时写操作
• 提供无铅 100 引脚 TQFP 封装、无铅和有铅 119 球 BGA 封装以及 165 球 FBGA 封装
• 符合 IEEE 1149.1 JTAG 边界扫描
• 具备突发能力，支持线性或交错突发顺序
• 提供“ZZ”睡眠模式选项和停止时钟选项