CY7C1357B-100BZC

CY7C1355B/CY7C1357B是一款同步直通式突发SRAM，专门设计用于消除写 - 读转换期间的等待状态。所有同步输入通过由时钟上升沿控制的输入寄存器。时钟信号由时钟使能输入信号（CEN）限定。如果CEN为高电平，则时钟信号不被识别且所有内部状态保持不变。所有同步操作都由CEN限定。从时钟上升沿开始的最大访问延迟(tCDV)为6.5 ns（133 MHz器件）。访问可以通过在时钟上升沿使所有三个芯片使能信号(CE1上划线, CE2, CE3上划线)有效来启动。如果时钟使能（CEN）为低电平有效且ADV/LD被置为低电平，则提供给器件的地址将被锁存。访问可以是读或写操作，具体取决于写使能（WE）的状态。BWX上划线可用于进行字节写操作。写操作由写使能（WE）限定。所有写操作都通过片上同步自定时写电路简化。三个同步芯片使能信号(CE1上划线, CE2, CE3上划线)和一个异步输出使能（OE）简化了深度扩展。所有操作（读、写和取消选择）都是流水线操作。当器件被取消选择后，ADV/LD应被驱动为低电平，以便为下一次操作加载新地址。

• 无总线延迟（NoBL™）架构消除了写周期和读周期之间的死周期。
• 可支持高达133 MHz的总线操作，零等待状态，数据在每个时钟上传输。
• 引脚与ZBT™设备兼容，功能等效。
• 内部自定时输出缓冲器控制，无需使用OE。
• 直通操作的寄存器输入。
• 字节写功能。
• 3.3V/2.5V I/O电源。
• 快速时钟到输出时间：6.5 ns（133 MHz器件）；7.0 ns（117 MHz器件）；7.5 ns（100 MHz器件）。
• 时钟使能（CEN）引脚，用于使能时钟和暂停操作。
• 同步自定时写。
• 异步输出使能。
• 提供JEDEC标准的100 TQFP、119球BGA和165球fBGA封装。
• 三个芯片使能，便于简单的深度扩展。
• 可使用ZZ模式或CE取消选择实现自动掉电功能。
• BGA和fBGA封装具有JTAG边界扫描功能。
• 突发能力 — 线性或交错突发顺序。
• 低待机功耗。