- 引脚图
- 焊盘图
温馨提醒：图片仅供参考，商品以实物为准
CY7C2668KV18-500BZC
CY7C2668KV18-500BZC
- 商品型号
- CY7C2668KV18-500BZC
- 商品编号
- C2954867
- 包装方式
- 管装
- 商品毛重
- 1克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 静态随机存取存储器(SRAM) | |
| 接口类型 | 并口(Parallel) |
| 属性 | 参数值 | |
|---|---|---|
| 工作温度 | 0℃~+70℃ | |
| 功能特性 | 自动掉电功能；边界扫描(JTAG)功能 |
商品特性
- 独立的读写数据端口
- 支持并发事务
- 550兆赫时钟，用于高带宽
- 四字突发，用于降低地址总线频率
- 读写端口均支持双数据率（DDR）接口（数据在550兆赫下以1100兆赫传输）
- 可用2.5时钟周期延迟
- 两个输入时钟（K和K）用于精确的DDR时序
- 静态随机存取存储器（SRAM）仅使用上升沿
- 回声时钟（CQ和CQ）简化高速系统中的数据捕获
- 数据有效引脚（QVLD）用于指示输出上的有效数据
- 片上终端（ODT）功能
- 支持D[x:0]、BWS[x:0]和K/K输入
- 单一多路复用地址输入总线锁存读写端口的地址输入
- 独立的端口选择用于深度扩展
- 同步内部自定时写入
- 四数据率（QDR）II+在DOFF置高时以2.5周期读延迟操作
- 在DOFF置低时，操作类似于QDR I设备，具有1周期读延迟
- 可用×18和×36配置
- 完全数据一致性，提供最新数据
- 核心电压VDD = 1.8V ± 0.1V；I/O电压VDDQ = 1.4V至VDD
- 支持1.5V和1.8V I/O电源
- 高速收发器逻辑（HSTL）输入和可变驱动HSTL输出缓冲器
- 可用165球细间距球栅阵列（FBGA）封装（15×17×1.4毫米）
- 提供无铅和非无铅封装
- JTAG 1149.1兼容测试访问端口
- 锁相环（PLL）用于精确数据放置