SN74GTLP21395包含两个1位、高驱动、3线总线收发器，可为需要单独输出使能和真/补码控制的应用（如主时钟和副时钟）提供LVTTL到GTLP以及GTLP到LVTTL的信号电平转换。该器件支持透明和反相透明数据传输模式，带有独立的LVTTL输入和LVTTL输出引脚，可提供用于控制和诊断监测的反馈路径。该器件为工作在LVTTL逻辑电平的卡与工作在GTLP信号电平的背板之间提供高速接口，专门设计用于配合3.3-V 1394背板物理层控制器使用。高速（约比标准LVTTL或TTL快三倍）背板操作得益于GTLP的输出摆幅降低（<1 V）、输入阈值电平降低、差分输入优化、OEC™电路和TI-OPC™电路。改进后的GTLP OEC和TI-OPC电路可最小化总线建立时间，已通过多种背板模型的设计和测试。高驱动能力允许高负载背板实现入射波切换，等效负载阻抗可低至11 Ω。设计用于灌流最高12 mA的Y输出内置等效26-Ω电阻，可降低过冲和下冲。GTLP是Texas Instruments对Gunning Transceiver Logic (GTL) JEDEC标准JESD 8-3的衍生版本。SN74GTLP21395的交流规格仅在更高噪声容限的优选GTLP条件下给出，但用户可灵活地在GTL（VTT = 1.2 V 且 VREF = 0.8 V）或GTLP（VTT = 1.5 V 且 VREF = 1 V）信号电平下使用该器件。通常B端口工作在GTLP信号电平，A端口和控制输入工作在LVTTL逻辑电平，但支持5 V容差，可兼容TTL或5-V CMOS器件。VREF是B端口差分输入参考电压。该器件使用Ioff、上电三态和BIAS VCC功能，完全符合热插入应用规范。Ioff电路可禁用输出，防止器件断电时产生破坏性的回流电流。上电三态电路可在上下电过程中将输出置于高阻态，避免驱动冲突。BIAS VCC电路可对B端口输入输出连接进行预充电和预处理，防止插入或拔出卡时干扰背板上的有效数据，实现真正的热插入能力。该GTLP器件配备TI-OPC电路，可主动限制低到高信号转换过程中，由端接不当的背板、分布不均的卡或空槽引起的过冲，从而改善信号完整性，允许在更高频率下保持足够的噪声容限。高驱动GTLP背板接口器件具备可调边沿速率控制（ERC）功能。改变ERC输入电压的高低可调整B端口输出的上升和下降时间，允许设计师针对背板负载优化系统数据传输速率和信号完整性。当VCC在0 V 到 1.5 V之间时，器件在上电或掉电过程中处于高阻态。若要确保1.5 V以上时保持高阻态，输出使能（OE）输入应通过上拉电阻连接到VCC；电阻的最小值由驱动器的灌流能力决定。输出使能（1OEAB、1OEBY）和极性控制（1T/C）输入控制1A、1B和1Y。2OEAB、2OEBY和2T/C控制2A、2B和2Y。OEAB控制B端口的工作状态:当OEAB为低电平时，B端口输出激活；当OEAB为高电平时，B端口输出禁用。独立的LVTTL A输入和Y输出提供用于控制和诊断监测的反馈路径，OEBY控制Y输出

TI-OPC™电路可限制负载不均匀背板上的振铃
OEC™电路可改善信号完整性，降低电磁干扰
实现GTLP信号电平与LVTTL逻辑电平之间的双向接口
分离式LVTTL端口提供用于控制和诊断监测的反馈路径
Y输出内置等效26-Ω串联电阻，因此无需外部电阻
LVTTL接口支持5-V容差
高驱动GTLP输出（100 mA）
LVTTL输出（-12 mA / 12 mA）
可变边沿速率控制（ERC）输入可选择GTLP上升和下降时间，优化分布式负载下的数据传输速率和信号完整性
Ioff、上电三态和BIAS VCC支持热插入
极性控制可选择真输出或补码输出
闩锁性能超过JESD 78 II类标准的100 mA要求
ESD保护超过JESD 22标准要求
2000-V人体模型（A114-A）
200-V机器模型（A115-A）
1000-V充电器件模型（C101）

	属性	参数值
	商品目录	转换器/电平移位器
	通道类型	双向
	输入信号	LVTTL
	输出信号	GTLP
	元件数	2
	每个电路通道数	1
	输出类型	反相；三态

	属性	参数值
	工作温度	-40℃~+85℃
	功能特性	断电保护；输出使能高阻
	灌电流(IOL)	12mA；100mA
	拉电流(IOH)	12mA
	接口类型	-
	芯片类型	电平转换器

SN74GTLP21395PWR

商品参数

商品概述

商品特性

应用领域