SN74ALVCH16271DGGR
SN74ALVCH16271DGGR
- 描述
- SN74ALVCH16271 具有三态输出的 12 位至 24 位多路复用总线交换器
- 品牌名称
- TI(德州仪器)
- 商品型号
- SN74ALVCH16271DGGR
- 商品编号
- C2867729
- 商品封装
- TSSOP-56-6.1mm
- 包装方式
- 编带
- 商品毛重
- 0.534克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 锁存器 | |
| 逻辑类型 | D型锁存器 | |
| 输出类型 | 三态 | |
| 工作电压 | 1.65V~3.6V | |
| 通道数 | - | |
| 拉电流(IOH) | 12mA | |
| 灌电流(IOL) | 24mA |
| 属性 | 参数值 | |
|---|---|---|
| 传播延迟(tpd) | 5.2ns | |
| 系列 | 74ALVCH | |
| 工作温度 | -40℃~+85℃ | |
| 建立时间 | 1.7ns | |
| 保持时间 | 0.7ns | |
| 静态电流(Iq) | 40uA |
商品概述
这是一款12位转24位总线交换器,设计用于1.65V 至 3.6V VCC工作环境。SN74ALVCH16271适用于需要将两条独立数据路径复用到单条数据路径,或从单条数据路径解复用出两条独立数据路径的场景。该器件特别适合用作传统DRAM与高速微处理器之间的接口。数据在时钟(CLK)输入的低到高跳变时存储在内部A至B寄存器中,前提是时钟使能(CLKENA)输入为低电平。通过对这些输入的适当控制,可将两个连续的12位字作为24位字呈现在B端口。B至A路径中的透明锁存器支持异步操作,可最大化存储器访问吞吐量。当锁存使能(LE)输入为低电平时,这些锁存器传输数据。选择(SEL)线为A输出选择1B或2B数据。数据流由低电平有效的输出使能(OEA、OEB)控制。为了在通电或断电期间确保高阻态,输出使能应通过上拉电阻连接到VCC;电阻的最小值由驱动器的灌电流能力决定。有源总线保持电路可将未使用或未驱动的输入保持在有效逻辑电平。不建议在总线保持电路中搭配使用上拉或下拉电阻。
商品特性
- 属于Texas Instruments Widebus™家族
- 数据输入的总线保持功能消除了对外部上拉/下拉电阻的需求
- 符合JESD 17标准,闩锁性能超过250 mA
- ESD保护符合JESD 22标准
- 2000-V人体模型(A114-A)
- 200-V机器模型(A115-A)
应用领域
- 两条独立数据路径与单条数据路径之间的复用/解复用应用
- 传统DRAM与高速微处理器之间的接口
- SN74LS375D
- SN74HCS259PWR
- SN74HC373ANSR
- 74FCT162501ATPVCT
- 74FCT162373ATPACT
- CD74AC373M
- SN74LVCH245ANSR
- SN74ABT573ADBR
- SN74LV373ADBR
- SN74ALVC16835DGGR
- SN74ALVC16334DGGR
- SN74ACT533PWR
- SN74HC573AQPWRG4Q1
- SN74AVC16373DGVR
- SN74LVC841APWR
- SN74ALVCHR16601VR
- SN74ABT843DBR
- SN74LVC16646ADLR
- SN74AVC16834DGVR
- SN74LVC573ADWR
- SN74LVTH16501DGGR


