LMK03318RHSR
具有一个PLL、八路输出、集成EEPROM的超低噪声抖动时钟发生器
- 描述
- LMK03318 具有单个 PLL 的超低抖动时钟发生器系列
- 品牌名称
- TI(德州仪器)
- 商品型号
- LMK03318RHSR
- 商品编号
- C2860827
- 商品封装
- WQFN-48-EP(7x7)
- 包装方式
- 编带
- 商品毛重
- 0.289882克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 时钟发生器/频率合成器/PLL | |
| 接口类型 | I2C | |
| 最大输出频率 | 1000MHz | |
| 工作电压 | 3.135V~3.465V;1.7V~3.465V | |
| 输出通道数 | 8 |
| 属性 | 参数值 | |
|---|---|---|
| 工作温度 | -40℃~+85℃ | |
| 相位抖动 | 200fs | |
| 时钟/振荡器 | 外置 | |
| 输入电平 | LVCMOS;HCSL;CML;LVPECL;LVDS | |
| 输出电平 | LVPECL;CML;LVCMOS;LVDS;HCSL |
商品概述
LMK03318是一款超低噪声PLLATINUM™时钟发生器,具有一个带集成式VCO、灵活时钟分配和扇出的分数N频率合成器,在片上EEPROM中存储有引脚可选配置状态。该器件可为各种千兆位级串行接口和数字器件提供多个时钟,从而通过替代多个振荡器和时钟分配器件来降低物料清单(BOM)成本、减小电路板面积、以及提高可靠性。超低抖动可降低高速串行链路中的比特误码率(BER)。对于PLL,可以选择差分时钟、单端时钟或晶振输入作为参考时钟。所选基准输入可用于将VCO频率锁定在基准输入频率的整数或小数倍。VCO频率可在4.8GHz至5.4GHz范围内进行调整。凭借PLL,根据应用需求灵活选择预定义或用户定义的环路带宽。PLL有一个后分频器,分频选项包括2分频、3分频、4分频、5分频、6分频、7分频或8分频。所有输出通道均可选择经过PLL分频的VCO时钟作为输出驱动器的时钟源,从而设置最终输出频率。部分输出通道还可以单独选择PLL的基准输入作为将旁路到相应输出缓冲器的备用时钟源。8位输出分频器支持1至256(偶数或奇数)的分频范围,输出频率高达1GHz,并且具有输出相位同步功能。所有输出对均为以地为基准并具有可编程摆幅的CML驱动器,并且可通过交流耦合方式连接到LVDS、LVPECL或CML接收器。另外,所有输出对还可以单独配置为HCSL输出或2 x 1.8V LVCMOS输出。与以电压为基准的驱动器设计(例如,传统的LVDS和LVPECL驱动器)相比,该输出具有更低的功耗(1.8V时)、更出色的性能和电源抗扰度、以及更少的电磁干扰(EMI)。通过STATUS引脚可获得两个额外的3.3V LVCMOS输出。这是一项可选特性,可在需要3.3V LVCMOS输出及不需要器件状态信号时使用。该器件具有自启动功能,通过片上可编程EEPROM或预定义的ROM存储器实现,有多种定制器件模式可通过引脚控制进行选择来免除对串行编程的需求。可通过与I2C兼容的串行接口对器件寄存器和片上EEPROM设置进行完全编程。
商品特性
- 极低噪声、高性能
- 抖动:FOUT > 100MHz时的典型值为100fs(均方根(RMS))
- 峰值信噪比(PSNR):-80dBc,出色的电源噪声抗扰度
- 灵活的器件选项,支持多达8路AC-LVPECL、AC-LVDS、AC-CML、HCSL或LVCMOS输出或任意组合
- 支持引脚模式、I2C模式、EEPROM模式
- 71种引脚可选择预编程默认启动选项
- 支持自动或手动选择的双路输入
- 晶振输入范围:10MHz至52MHz
- 外部输入范围:1MHz至300MHz
- 提供频率裕度选项
- 采用低成本可牵引晶振基准精调频率裕度
- 采用输出分频器实现无毛刺脉冲的粗调频率裕度(%)
- 电源支持:3.3V内核,输出电源支持1.8V、2.5V或3.3V
- 支持工业温度范围(-40℃至+85℃)
应用领域
- 交换机和路由器
- 网络与电信线卡
- 服务器和存储系统
- 无线基站
- PCIe第1代、第2代、第3代、第4代
- 测试和测量
- 广播基础设施


