SN74LVC646ADBR

SN54LVC646A八进制总线收发器和寄存器是针对2.7-V至3.6-V VCC工作设计的，SN74LVC646A八进制总线收发器和寄存器是针对1.65-V至3.6-V VCC工作设计的。这些器件由总线收发器电路、D型触发器和控制电路组成，排列用于从输入总线或内部寄存器直接多路传输数据。A总线或B总线上的数据在相应时钟（CLKAB或CLKBA）输入的低到高跳变时被锁存到寄存器中。输出使能（OE）和方向控制（DIR）输入控制收发器功能。在收发器模式下，高阻抗端口上存在的数据存储在一个寄存器或两个寄存器中。选择控制（SAB和SBA）输入可以多路复用存储数据和实时（透明模式）数据。当OE为低电平时，DIR决定哪条总线接收数据。在隔离模式（OE为高电平），A数据存储在一个寄存器，B数据可以存储在另一个寄存器。当输出功能禁用时，输入功能仍然使能，可用于存储和传输数据。一次只能驱动A或B两条总线中的一条。输入可以由3.3-V或5-V器件驱动。该特性允许这些器件在混合3.3-V/5-V系统环境中用作转换器。这些器件针对使用Ioff的部分掉电应用完全指定。Ioff电路禁用输出，防止器件掉电时损坏的回流电流。为了在上电或掉电期间确保高阻状态，OE应该通过上拉电阻连接到VCC；电阻的最小值由驱动器的灌电流能力决定。

• 工作电压范围1.65 V 至 3.6 V
• 输入可接受最高5.5 V电压
• 3.3 V下最大tpd为7.4 ns
• 典型VOLP（输出接地反弹）在VCC = 3.3 V，TA = 25 ℃时< 0.8 V
• 典型VOHV（输出VOH下冲）在VCC = 3.3 V，TA = 25 ℃时> 2 V
• 支持所有端口的混合模式信号操作（VCC为3.3 V时可处理5 V输入/输出电压）
• Ioff支持部分掉电模式操作
• 闩锁性能超过250 mA per JESD 17
• ESD保护超过JESD 22:
  • 2000 V人体模型（A114-A）
  • 200 V机器模型（A115-A）
  • 1000 V充电器件模型（C101）