SN74SSTEB32866ZWLR

描述: SN74SSTEB32866 具有地址奇偶校验的 1.5V/1.8V 25 位可配置寄存缓冲器
品牌名称: TI(德州仪器)
商品型号: SN74SSTEB32866ZWLR
商品编号: C2653085
商品封装: PBGA-96(5.6x13.6)
包装方式: 编带
商品毛重: 0.001克(g)

商品参数

参数完善中

商品概述

这是一款25位1:1或14位1:2可配置寄存器缓冲器，设计用于1.425V至1.9V的VCC工作电压。在1:1引脚配置下，每个DIMM仅需一片该器件即可驱动9个SDRAM负载；在1:2引脚配置下，每个DIMM需要两片该器件来驱动18个SDRAM负载。除复位(RESET)和控制(Cn)输入为LVCMOS电平外，所有输入均为SSTL_18电平。所有输出均为边沿控制电路，针对无终端DIMM负载优化，根据电源电压等级不同，符合SSTL_18或SSTL_15规范，开漏错误(QERR)输出除外。SN74SSTEB32866采用差分时钟(CLK和CLK)工作，数据在CLK上升沿和CLK下降沿完成锁存。SN74SSTEB32866接收存储控制器在奇偶校验位(PAR_IN)输入发送的奇偶校验位，将其与DIMM独立D输入上接收的数据进行比较，并在开漏QERR引脚（低有效）上指示是否发生奇偶校验错误。约定为偶校验，即有效奇偶校验定义为DIMM独立数据输入结合奇偶校验输入位的1的数量为偶数。要计算奇偶校验，所有DIMM独立数据输入必须连接到已知逻辑电平。单器件使用时，C0和C1输入接低电平。此配置下，奇偶校验在PAR_IN输入信号上进行检查，该信号比其所对应的输入数据晚一个周期到达。数据锁存两个时钟周期后，生成对应的部分奇偶校验输出(PPO)和QERR信号。成对使用时，第一个寄存器的C0输入接低电平，第二个寄存器的C0输入接高电平，两个寄存器的C1输入都接高电平。奇偶校验在第一个器件的PAR_IN输入信号上进行检查，该信号比其所对应的输入数据晚一个周期到达。数据锁存两个时钟周期后，第二个器件生成对应的PPO和QERR信号。第一个寄存器的PPO输出级联到第二个SN74SSTEB32866的PAR_IN输入。

商品特性

属于Texas Instruments Widebus+™家族
引脚输出优化DDR2 DIMM PCB布局
可配置为25位1:1或14位1:2寄存器缓冲器
片选输入可阻止数据输出改变状态，最大限度降低系统功耗
输出边沿控制电路可最大限度降低无终端线路中的开关噪声
支持1.5V和1.8V电源电压范围
提供差分时钟输入
控制输入和RESET输入支持LVCMOS开关电平
可对DIMM独立数据输入执行奇偶校验检查
可与第二片SN74SSTEB32866级联
支持工业温度范围（-40℃ 至 85℃）

应用领域

DDR2 DIMM
DDR2 RDIMM