W958D6NBKX5I

HyperRAM是一种带有HyperBus或HyperBus-Extend-IO的伪静态随机存取存储器（pSRAM）设备，这两种接口都是低信号数、双倍数据速率（DDR）接口。DDR协议在DQ输入/输出引脚上每个时钟周期传输两个8位或两个16位数据。HyperBus由8位宽的DQ信号组成，一个时钟周期内可以传输16位宽的数据；而HyperBus-Extend-IO由16位宽的DQ信号组成，一个时钟周期内可以传输32位宽的数据。所有输入和输出都与LV-CMOS兼容。每个HyperRAM设备可能因其设备名称不同而具有不同的特性。例如，HyperRAM 3.0设备是低信号数的HyperRAM设备之一，包括16个DQ引脚、双倍数据速率（DDR）的HyperBus-Extend-IO接口，可实现更高的读写吞吐量。

DDR协议在DQ输入/输出信号上每个时钟周期传输两个16位数据。HyperBus-Extend-IO上的读写事务包括在内置阵列上进行一系列32位宽、一个时钟周期的数据传输，以及在DQ信号上进行两个对应的16位宽、半个时钟周期的数据传输。所有输入和输出都与LV-CMOS兼容。命令、地址和数据信息通过16个HyperBus-Extend-IO DQ[15:0]信号传输。时钟（CK#，CK）用于HyperBus-Extend-IO从设备在DQ信号上接收命令、地址或数据时进行信息捕获。命令或地址值与时钟跳变中心对齐。每个事务开始时，先使能CS#和命令-地址（CA）信号，然后开始时钟跳变以传输6个CA字节，接着是初始访问延迟，然后进行读或写数据传输，直到CS#被禁用。

读写事务需要两个时钟周期来定义目标行地址和突发类型，然后是初始访问延迟t_ACC。在事务的CA部分，存储器将通过将RWDS信号驱动到高电平状态来指示是否在初始延迟中增加了所需刷新时间（t_RFH）的额外延迟。在CA周期的第三个时钟周期将指定目标行内的目标数据（32位）地址。在读（或写）事务中，在初始数据值输出（或输入）后，可以在后续时钟周期以环绕或线性顺序从行中读取（或写入）额外的数据。当配置为线性突发模式时，设备将自动从存储器阵列中获取下一个连续行，以支持连续的线性突发。

• 接口：HyperBus-Extend-IO（HyperRAM 3.0）
• 电源：1.7V ~ 2.0V
• 最大时钟速率：250MHz
• 双倍数据速率（DDR）高达1000MB/s
• 时钟：
  • 单端时钟（CK）
  • 差分时钟（CK/CK#）
• 片选（CS#）
• 16位数据总线（DQ[15:0]）
• 硬件复位（RESET#）
• 读写数据选通（RWDS[1:0]）
• 双向数据选通/掩码
• 在所有事务开始时输出以指示刷新延迟
• 在读事务期间作为读数据选通输出
• 在写事务期间作为写数据掩码输入
• 可配置输出驱动强度
• 节能模式：
  • 混合睡眠模式
  • 深度掉电模式
• 可配置突发特性：
  • 线性突发
  • 环绕突发长度：
    • 16（8个时钟）
    • 32（16个时钟）
    • 64（32个时钟）
    • 128（64个时钟）
  • 混合突发 - 一个环绕突发后接线性突发
• 阵列刷新模式：
  • 全阵列刷新
  • 部分阵列刷新
• 支持封装：49球WFBGA（4×4mm²，厚度0.8mm）
• 工作温度范围：-40°C ≤ TCASE ≤ 85°C