TLK10081CTR

TLK10081是一款多速率链路聚合器，用于高速双向点到点数据传输系统。此器件通过将多条较低速率串行链路复用为较高速率的串行链路来减少特定数据吞吐量所需的物理链路的数量。

TLK10081具有一个低速接口，此接口可适应速率范围介于250Mbps至1.25Gbps（最大总吞吐量10Gbps）之间的1条至8条双向串行链路的需要。此器件的高速接口可运行在1Gbps至10Gbps之间的速率上。此高速接口被设计为，无论连接的信道是多少，以低速串行速率8倍的速率运行。为了保持交叉信道排序常量，填补数据将被放置在任何未使用的信道内。这可实现正常运行期间的低速信道热插拔，而无需更改配置。

一个1:1模式也支持0.5Gbps至2.5Gbps范围内的数据速率，从而实现低速和高速速率匹配。TX和RX数据路径也是独立的，所以TX可以以8:1模式运行，而RX以1:1模式运行。这个独立性被限制为使用同一低速线路速率。例如，TX可运行在8 x 1.25Gbps速率下，而RX可运行在1 x 1.25Gbps速率下。

如果以整数倍运行的话，这些单独的低速信道也可在字节交叉模式中以独立的速率运行。必须根据最快低速线路速率来配置高速线路速率。

此器件具有多个交错/去交错系统配置，可根据数据类型进行使用。这些系统配置可在信道在单条高速链路上发送后，恢复低速信道排序。还提供一个可编程加解扰功能，这有助于确保高速数据具有适合于传送的属性（也就是说，在运行时间内有足够转换密度用于时钟恢复和直流平衡），即使对于非理想值输入数据也是如此。

TLK10081可在具有高达四字节信道去斜移的2条，3条或4条信道上执行信道对齐。

低速和高速侧接口（发送器和接收器）使用具有集成端接电阻器的电流模式逻辑(CML)信令，并且特有可编程发送器去加重电平，以及自适应接收均衡，以帮助较高频率时媒介损坏的补偿。此器件使用的串行收发器能够与光模块以及诸如PCB背板和阻抗受控铜质线缆连接的对接。

为了辅助系统同步，TLK10081能够从串行输入数据流中提取计时信息，并且输出一个经恢复的时钟信号。为了提供一个已同步系统时钟，这个已恢复时钟可被输入到一个抖动清除器。此器件还具有两个基准时钟输入端口和一个灵活内部锁相环(PLL)，从而实现由一个单个基准时钟输入频率所支持的多种不同的串行速率。

此器件具有多种内置自测特性，以辅助系统确认和调试。这些特性包括全部串行信道以及内部数据回环路径上的模式生成和验证。

• 将1至8条单独较低速度千兆串行线路自动数字复用/去复用为一条具有扩展媒介传输能力的单条较高速度千兆串行线路。1~8 x（0.25至1.25Gbps）至1 x（2至10Gbps）复用
• 1 x（0.5至2.5Gbps）至1 x（0.5至2.5Gbps）
• 支持动态端口聚合可编程高速冗余开关针对多应用支持的宽数据速率范围
• 在低速和高速侧上发送去加重和自适应接收器均衡管理数据输入输出(MDIO)条款22控制接口
• 8B/10B编解码(ENDEC)编码支持
• 原始（未编码）数据支持
• 内核电源1V；I/O；1.5V/1.8V
• 出色的信号完整性性能
• 低功耗运行：每通道< 800mW（典型值）
• 支持速率匹配（针对与诸如千兆以太网物理编码子层(GE PCS)的数据协议兼容）
• 完全非阻断接收器交叉点匹配能力
• 灵活计时多驱动能力（SFP+，背板，线缆）
• 支持可编程高速信道对齐字符
• 支持可编程高速/低速(HS/LS) 10位对齐字符
• 宽范围内置测试样式
• 144引脚，13mm x 13mm倒装芯片球状引脚栅格阵列(FCBGA)封装

• 千兆串行链路聚合
• 通信系统背板
• 机器视觉视频/图像数据处理