TLK6002ZEU

双通道0.47Gbps至6.25Gbps多速率收发器

TLK6002是多吉比特收发器系列的一员，旨在用于超高速双向点对点数据传输系统。它特别适用于基站RRH（远程射频头）应用，但也可用于其他高速应用。TLK6002支持0.470 Gbps至6.25 Gbps的串行接口速度。速率支持包括所有CPRI和OBSAI速率（0.6144/0.768/1.2288/1.536/2.4576/3.072/4.9152/6.144 Gbps），使用单一固定参考时钟频率（122.88 MHz或153.6 MHz）。

该集成电路可能会因ESD而损坏。德州仪器建议在处理所有集成电路时采取适当的预防措施。不遵守正确的处理和安装程序可能导致损坏。ESD损坏可能从细微的性能下降到完全的设备故障。精密集成电路可能更容易受到损坏，因为非常小的参数变化可能导致设备不符合其发布的规格。

TLK6002 20位并行接口以1.5V或1.8V HSTL单端格式工作。20位接口允许并行侧的低速信号，从而可以在系统设计中使用低成本FPGA。并行接口可以编程为SDR（单数据率）或DDR（双数据率）模式。线路速率可以设置为全速（≤6.25Gbps）、半速（≤3.75Gbps）、四分之一速（≤1.88Gbps）或八分之一速（≤0.94Gbps）。线路速率可以通过设备输入或软件控制寄存器进行设置。

TLK6002作为物理层接口设备执行数据转换，包括并行到串行、串行到并行以及时钟提取。串行收发器接口的最大串行数据速率为6.25 Gbps。

TLK6002在其并行发送和接收数据总线上接受单端HSTL信号。如果启用了内部8B/10B编码和解码，TDA/B_[19:0]将由TXCLK_A/B锁存并发送到内部8b/10b编码器，在那里生成的编码字被串行化并通过由SERDES参考时钟导出的线路时钟以所需的线路速率差分传输。如果禁用内部编码和解码，TDA/B_[19:0]定义为20位数据，根据所需的线路速率未修改地串行化和传输。

接收方向对接收到的串行数据执行串行到并行转换，并将结果的20位并行数据同步到恢复的字时钟（RXCLK_A/B）。可选解码后的接收数据可在RDA/B_[19:0]输出信号上获得。

串行发射器和接收器采用带有集成端接电阻的差分电流模式逻辑（CML）实现。

TLK6002提供两种本地（并行侧）和两种远程（串行侧）环回模式，用于自测和系统诊断。

TLK6002集成了信号丢失（LOS）检测功能，在串行输入信号没有足够的电压幅度（≤75 mVdfpp）的情况下会触发。请注意，当启用接收数据路径数据替换时（寄存器位6.6），输入信号必须≥50 mVdipp。

• 无线基础设施
• CPRI 和 OBSAI 链路
• 专有链路
• 背板
• 高速点对点传输系统